講演抄録/キーワード |
講演名 |
2008-05-14 17:00
演算/メモリ性能バランスを考慮したCell/B.E.向けオンチップメモリ活用法とその評価 ○林 徹生・福本尚人・今里賢一・井上弘士・村上和彰(九大) エレソ技報アーカイブへのリンク:ICD2008-36 |
抄録 |
(和) |
現在我々は,チップマルチプロセッサの高性能化を目的とした演算/メモリ性能バランシング技術を提案している.本技術では,チップ内に搭載された複数コアを必要に応じて「演算用」もしくは「メモリ性能向上用」として使い分ける.本方式では,如何にして適切なコア配分を実現するかが極めて重要となる.そこで本稿では,性能モデリングに基づくコア分配法を提案する.また,本方式をCell/B.E.プロセッサに実装し,その有効性を評価する.ベンチマークプログラムを用いた定量的評価を行った結果,単純な並列処理に比べて最大で14.5%の性能向上を達成できた. |
(英) |
We have proposed the concept of Performance Balancing to improve the CMP performance. This approach attempts to exploit the on-chip cores not only for executing the parallelized threads, but also for improving
the memory performance. In this technique, it is very important to decide an appropriate number of cores dedicated to memory performance improvements. In this paper, we propose an algorithm to solve this problem and implement it on a Cell/B.E. processor. In our evaluation, it is observed that our approach can achieve 14% performance
improvement in the best case compared to a conventional CMP model. |
キーワード |
(和) |
チップマルチプロセッサ / 並列処理 / Cell Broadband Engine / 演算/メモリ性能バランシング / / / / |
(英) |
CMP / parallel processing / Cell Broadband Engine / Performance Balancing / / / / |
文献情報 |
信学技報, vol. 108, pp. 105-110, 2008年5月. |
資料番号 |
|
発行日 |
2008-05-06 (ICD) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
エレソ技報アーカイブへのリンク:ICD2008-36 |