講演抄録/キーワード |
講演名 |
2008-05-08 14:45
プロトタイプ検証におけるシステムVerilogアサーションの検査回路生成 ○王 夢茹・木村晋二(早大) VLD2008-2 |
抄録 |
(和) |
(まだ登録されていません) |
(英) |
Reduction of verification period is the crucial problem in the recent LSI designs, and prototyping/emulation technologies are used for the reduction. Assertion-Based Verification (ABV) has been paid attention to check design errors at run time in simulation, and it has become an important to combine ABV with the prototyping. In the manuscript, we discuss about a generation method of checker circuit for SystemVerilog Assertions (SVA's). SVA is one of standard method to describe assertions in ABV. In the checker circuit generation, we focus on the hardware cost reduction. |
キーワード |
(和) |
/ / / / / / / |
(英) |
Assertion-Based Verification / SystemVerilog Assertion / / / / / / |
文献情報 |
信学技報, vol. 108, no. 22, VLD2008-2, pp. 7-12, 2008年5月. |
資料番号 |
VLD2008-2 |
発行日 |
2008-05-01 (VLD) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
VLD2008-2 |
研究会情報 |
研究会 |
VLD IPSJ-SLDM |
開催期間 |
2008-05-08 - 2008-05-09 |
開催地(和) |
神戸大学 |
開催地(英) |
Kobe Univ. |
テーマ(和) |
システム設計および一般 |
テーマ(英) |
System Design, etc. |
講演論文情報の詳細 |
申込み研究会 |
VLD |
会議コード |
2008-05-VLD-SLDM |
本文の言語 |
英語(日本語タイトルあり) |
タイトル(和) |
プロトタイプ検証におけるシステムVerilogアサーションの検査回路生成 |
サブタイトル(和) |
|
タイトル(英) |
Checker Circuit Generation for System Verilog Assertions in Prototyping Verification |
サブタイトル(英) |
|
キーワード(1)(和/英) |
/ Assertion-Based Verification |
キーワード(2)(和/英) |
/ SystemVerilog Assertion |
キーワード(3)(和/英) |
/ |
キーワード(4)(和/英) |
/ |
キーワード(5)(和/英) |
/ |
キーワード(6)(和/英) |
/ |
キーワード(7)(和/英) |
/ |
キーワード(8)(和/英) |
/ |
第1著者 氏名(和/英/ヨミ) |
王 夢茹 / Mengru Wang / オウ ムジョ |
第1著者 所属(和/英) |
早稲田大学 (略称: 早大)
Waseda University (略称: Waseda Univ.) |
第2著者 氏名(和/英/ヨミ) |
木村 晋二 / Shinji Kimura / キムラ シンジ |
第2著者 所属(和/英) |
早稲田大学 (略称: 早大)
Waseda University (略称: Waseda Univ.) |
第3著者 氏名(和/英/ヨミ) |
/ / |
第3著者 所属(和/英) |
(略称: )
(略称: ) |
第4著者 氏名(和/英/ヨミ) |
/ / |
第4著者 所属(和/英) |
(略称: )
(略称: ) |
第5著者 氏名(和/英/ヨミ) |
/ / |
第5著者 所属(和/英) |
(略称: )
(略称: ) |
第6著者 氏名(和/英/ヨミ) |
/ / |
第6著者 所属(和/英) |
(略称: )
(略称: ) |
第7著者 氏名(和/英/ヨミ) |
/ / |
第7著者 所属(和/英) |
(略称: )
(略称: ) |
第8著者 氏名(和/英/ヨミ) |
/ / |
第8著者 所属(和/英) |
(略称: )
(略称: ) |
第9著者 氏名(和/英/ヨミ) |
/ / |
第9著者 所属(和/英) |
(略称: )
(略称: ) |
第10著者 氏名(和/英/ヨミ) |
/ / |
第10著者 所属(和/英) |
(略称: )
(略称: ) |
第11著者 氏名(和/英/ヨミ) |
/ / |
第11著者 所属(和/英) |
(略称: )
(略称: ) |
第12著者 氏名(和/英/ヨミ) |
/ / |
第12著者 所属(和/英) |
(略称: )
(略称: ) |
第13著者 氏名(和/英/ヨミ) |
/ / |
第13著者 所属(和/英) |
(略称: )
(略称: ) |
第14著者 氏名(和/英/ヨミ) |
/ / |
第14著者 所属(和/英) |
(略称: )
(略称: ) |
第15著者 氏名(和/英/ヨミ) |
/ / |
第15著者 所属(和/英) |
(略称: )
(略称: ) |
第16著者 氏名(和/英/ヨミ) |
/ / |
第16著者 所属(和/英) |
(略称: )
(略称: ) |
第17著者 氏名(和/英/ヨミ) |
/ / |
第17著者 所属(和/英) |
(略称: )
(略称: ) |
第18著者 氏名(和/英/ヨミ) |
/ / |
第18著者 所属(和/英) |
(略称: )
(略称: ) |
第19著者 氏名(和/英/ヨミ) |
/ / |
第19著者 所属(和/英) |
(略称: )
(略称: ) |
第20著者 氏名(和/英/ヨミ) |
/ / |
第20著者 所属(和/英) |
(略称: )
(略称: ) |
講演者 |
第1著者 |
発表日時 |
2008-05-08 14:45:00 |
発表時間 |
25分 |
申込先研究会 |
VLD |
資料番号 |
VLD2008-2 |
巻番号(vol) |
vol.108 |
号番号(no) |
no.22 |
ページ範囲 |
pp.7-12 |
ページ数 |
6 |
発行日 |
2008-05-01 (VLD) |
|