お知らせ 研究会の開催と会場に参加される皆様へのお願い(2020年10月開催~)
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2008-05-08 16:15
セレクタ論理を用いたバタフライ演算器の設計
名村 健戸川 望柳澤政生大附辰夫早大)・外村元伸大日本印刷VLD2008-5
抄録 (和) 算術演算回路の処理を高速化する手法として,セレクタ論理を利用した算術演算回路が提案されている.
本稿では,FFTにおけるバタフライ演算式を式変形し,セレクタ論理に帰着させることで桁上げ伝播処理を削減することによって可変点数に対応した新しいバタフライ演算回路構成を提案する.評価実験をした結果,提案したバタフライ演算器は,算術演算子を用いて設計した従来のバタフライ演算構造に比べ,速度優先設計で21.8\%
高速化することができることを確認した. 
(英) An arithmetic circuit using selector logic has been proposed,
as a high computational approach for processing.
In this paper, we propose a radix-2 butterfly circuit architecture using selector logic. Our butterfly circuit reduces carry propagations, compared to conventional butterfly circuits.
Experimental results show that our proposed butterfly circuit improves the performance by 21.8\%
, compared to conventional butterfly circuits.
キーワード (和) セレクタ論理 / バタフライ演算 / FFT / OFDM / / / /  
(英) selector logic / butterfly circuit / FFT / OFDM / / / /  
文献情報 信学技報, vol. 108, no. 22, VLD2008-5, pp. 25-30, 2008年5月.
資料番号 VLD2008-5 
発行日 2008-05-01 (VLD) 
ISSN Print edition: ISSN 0913-5685  Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード VLD2008-5

研究会情報
研究会 VLD IPSJ-SLDM  
開催期間 2008-05-08 - 2008-05-09 
開催地(和) 神戸大学 
開催地(英) Kobe Univ. 
テーマ(和) システム設計および一般 
テーマ(英) System Design, etc. 
講演論文情報の詳細
申込み研究会 VLD 
会議コード 2008-05-VLD-SLDM 
本文の言語 日本語 
タイトル(和) セレクタ論理を用いたバタフライ演算器の設計 
サブタイトル(和)  
タイトル(英) Radix-2 Butterfly Circuit Architecture Using Selector Logic 
サブタイトル(英)  
キーワード(1)(和/英) セレクタ論理 / selector logic  
キーワード(2)(和/英) バタフライ演算 / butterfly circuit  
キーワード(3)(和/英) FFT / FFT  
キーワード(4)(和/英) OFDM / OFDM  
キーワード(5)(和/英) /  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 名村 健 / Takeshi Namura / ナムラ タケシ
第1著者 所属(和/英) 早稲田大学 (略称: 早大)
Waseda University (略称: Waseda Univ.)
第2著者 氏名(和/英/ヨミ) 戸川 望 / Nozomu Togawa / トガワ ノゾム
第2著者 所属(和/英) 早稲田大学 (略称: 早大)
Waseda University (略称: Waseda Univ.)
第3著者 氏名(和/英/ヨミ) 柳澤 政生 / Masao Yanagisawa / ヤナギサワ マサオ
第3著者 所属(和/英) 早稲田大学 (略称: 早大)
Waseda University (略称: Waseda Univ.)
第4著者 氏名(和/英/ヨミ) 大附 辰夫 / Tatsuo Ohtsuki / オオツキ タツオ
第4著者 所属(和/英) 早稲田大学 (略称: 早大)
Waseda University (略称: Waseda Univ.)
第5著者 氏名(和/英/ヨミ) 外村 元伸 / Motonobu Tonomura / トノムラ モトノブ
第5著者 所属(和/英) 大日本印刷株式会社 (略称: 大日本印刷)
Dai Nippon Printing Corporation (略称: Dai Nippon Print)
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者
発表日時 2008-05-08 16:15:00 
発表時間 25 
申込先研究会 VLD 
資料番号 IEICE-VLD2008-5 
巻番号(vol) IEICE-108 
号番号(no) no.22 
ページ範囲 pp.25-30 
ページ数 IEICE-6 
発行日 IEICE-VLD-2008-05-01 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会