| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2008-04-23 16:45 非同期式回路に基づく耐劣化故障性実現に関する考察 ○米田友洋（NII）・今井 雅（東大）・松本 敦・羽生貴弘（東北大）・中村祐一（NEC）  CPSY2008-10 DC2008-10 |
|
| 抄録 | （和） | 半導体プロセス技術の進歩に伴い，大規模でディペンダブルなVLSIを実現する上で，今までにないようなタイプの故障が問題となりつつある．本稿は，使用中のストレスに起因するチップ内の局所的な性能劣化がハードウェア演算装置に与える影響について，データフローグラフレベルで解析し，非同期式回路による回路実現の優位性を示すとともに，非同期式回路と演算器再割り当てに基づいて耐劣化故障性を実現する一手法を提案する． |
| （英） | Recent advances in semiconductor process technologies cause new types of faults, which should be handled in order to obtain large and dependable VLSI systems. This report focuses on a type of faults that are caused by the stress during the operation and degrade performance of the circuit components. We analyze the influence of those delay faults in a data-flow level of hardware accelerators showing that asynchronous circuits are more robust than synchronous circuits with respect to such delay faults, and propose an approach to tolerating them using asynchronous circuit technologies and operational unit reallocation. | |
| キーワード | （和） | 劣化故障 / 非同期式回路 / 演算器再割り当て / / / / / |
| （英） | Delay faults / Asynchronous circuits / Operational unit reallocation / / / / / | |
| 文献情報 | 信学技報, vol. 108, no. 15, DC2008-10, pp. 55-60, 2008年4月. | |
| 資料番号 | DC2008-10 | |
| 発行日 | 2008-04-16 (CPSY, DC) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | CPSY2008-10 DC2008-10 |
|
| 研究会情報 | |
| 研究会 | DC CPSY |
| 開催期間 | 2008-04-23 - 2008-04-23 |
| 開催地（和） | 東大・武田ホール |
| 開催地（英） | Tokyo Univ. |
| テーマ（和） | ディペンダブルコンピューティングシステムおよび一般 （共催： JST CREST 「アーキテクチャと形式的検証の協調による超ディペンダブルVLSI」） |
| テーマ（英） | Dependable Computing Systems, etc. |
| 講演論文情報の詳細 | |
| 申込み研究会 | DC |
| 会議コード | 2008-04-DC-CPSY |
| 本文の言語 | 日本語 |
| タイトル（和） | 非同期式回路に基づく耐劣化故障性実現に関する考察 |
| サブタイトル（和） | |
| タイトル（英） | An approach to tolerating delay faults based on asynchronous circuits |
| サブタイトル（英） | |
| キーワード(1)（和/英） | 劣化故障 / Delay faults |
| キーワード(2)（和/英） | 非同期式回路 / Asynchronous circuits |
| キーワード(3)（和/英） | 演算器再割り当て / Operational unit reallocation |
| キーワード(4)（和/英） | / |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 米田 友洋 / Tomohiro Yoneda / ヨネダ トモヒロ |
| 第1著者 所属（和/英） | 国立情報学研究所 (略称： NII) National Institute of Informatics (略称： NII) |
| 第2著者 氏名（和/英/ヨミ） | 今井 雅 / Masashi Imai / イマイ マサシ |
| 第2著者 所属（和/英） | 東京大学 (略称： 東大) University of Tokyo (略称： Univ. of Tokyo) |
| 第3著者 氏名（和/英/ヨミ） | 松本 敦 / Atsushi Matsumoto / マツモト アツシ |
| 第3著者 所属（和/英） | 東北大学 (略称： 東北大) Tohoku Universiry (略称： Tohoku Univ.) |
| 第4著者 氏名（和/英/ヨミ） | 羽生 貴弘 / Takahiro Hanyu / ハニュウ タカヒロ |
| 第4著者 所属（和/英） | 東北大学 (略称： 東北大) Tohoku Universiry (略称： Tohoku Univ.) |
| 第5著者 氏名（和/英/ヨミ） | 中村 祐一 / Yuichi Nakamura / ナカムラ ユウイチ |
| 第5著者 所属（和/英） | 日本電気 (略称： NEC) NEC (略称： NEC) |
| 第6著者 氏名（和/英/ヨミ） | / / |
| 第6著者 所属（和/英） | (略称： ) (略称： ) |
| 第7著者 氏名（和/英/ヨミ） | / / |
| 第7著者 所属（和/英） | (略称： ) (略称： ) |
| 第8著者 氏名（和/英/ヨミ） | / / |
| 第8著者 所属（和/英） | (略称： ) (略称： ) |
| 第9著者 氏名（和/英/ヨミ） | / / |
| 第9著者 所属（和/英） | (略称： ) (略称： ) |
| 第10著者 氏名（和/英/ヨミ） | / / |
| 第10著者 所属（和/英） | (略称： ) (略称： ) |
| 第11著者 氏名（和/英/ヨミ） | / / |
| 第11著者 所属（和/英） | (略称： ) (略称： ) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2008-04-23 16:45:00 |
| 発表時間 | 30分 |
| 申込先研究会 | DC |
| 資料番号 | CPSY2008-10, DC2008-10 |
| 巻番号（vol） | vol.108 |
| 号番号（no） | no.14(CPSY), no.15(DC) |
| ページ範囲 | pp.55-60 |
| ページ数 | 6 |
| 発行日 | 2008-04-16 (CPSY, DC) |
[研究会発表申込システムのトップページに戻る]