お知らせ 研究会の開催と会場に参加される皆様へのお願い(2020年10月開催~)
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2008-04-18 14:20
半ピッチシフト方式とビット線分離型2T1MTJセルを用いた混載向け250MHz,1Mb-MRAMマクロ
崎村 昇杉林直彦根橋竜介本庄弘明斉藤信作加藤有光笠井直記NECICD2008-13 エレソ技報アーカイブへのリンク:ICD2008-13
抄録 (和) 0.15um、1.5V CMOS技術を用いた1Mbit MRAMマクロにおいて不揮発メモリとして最高速の250MHz動作を実証した。本メモリマクロは、半ピッチシフト配置されたビット線分離型の2T1MTJセル(6.97um2)によりメモリアレイが形成されている。この方式はビット線の寄生容量を削減でき、対称性の良いセンス動作が可能になることから動作周波数をSRAMと同程度にまで高速化が可能となった。このMRAMマクロは混載SRAMインターフェースと互換であり、将来のSoCへ適用できる見通しを得た。 
(英) A 250-MHz 1-Mbit MRAM macro is demonstrated in a 0.15-um standard CMOS process with 1.5V supply. Its clock frequency is the highest among the MRAMs that have been reported. It has a highly compatible embedded-SRAM interface. The macro is designed using a 6.97-um2 bitline separated and half-pitch shifted 2-transistor 1-magnetic tunnel junction (2T1MTJ) cell. The half-pitch-shift arrangement enables efficient reduction of bitline capacitance and a symmetrical reading scheme, which accelerates the random access clock frequency to the same speed as that of SRAMs. The technology will help to achieve MRAM embedded systems on chips (SoCs).
キーワード (和) 混載MRAM / 高速MRAM / 2T1MTJセル / 半ピッチシフト配置方式 / 分割ビット線方式 / / /  
(英) Embedded MRAMs / High-speed MRAM / 2T1MTJ cell structure / Half-pitch-shift arrangement / Multi-divided bitline architecture / / /  
文献情報 信学技報, vol. 108, no. 6, ICD2008-13, pp. 69-74, 2008年4月.
資料番号 ICD2008-13 
発行日 2008-04-10 (ICD) 
ISSN Print edition: ISSN 0913-5685  Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード ICD2008-13 エレソ技報アーカイブへのリンク:ICD2008-13

研究会情報
研究会 ICD  
開催期間 2008-04-17 - 2008-04-18 
開催地(和) 機械振興会館 
開催地(英)  
テーマ(和) メモリ技術(DRAM、SRAM、フラッシュ、新規メモリー) 
テーマ(英)  
講演論文情報の詳細
申込み研究会 ICD 
会議コード 2008-04-ICD 
本文の言語 日本語 
タイトル(和) 半ピッチシフト方式とビット線分離型2T1MTJセルを用いた混載向け250MHz,1Mb-MRAMマクロ 
サブタイトル(和)  
タイトル(英) A 250-MHz 1-Mbit Embedded MRAM Macro Using 2T1MTJ Cell with Bitline Separation and Half-pitch Shift Architecture 
サブタイトル(英)  
キーワード(1)(和/英) 混載MRAM / Embedded MRAMs  
キーワード(2)(和/英) 高速MRAM / High-speed MRAM  
キーワード(3)(和/英) 2T1MTJセル / 2T1MTJ cell structure  
キーワード(4)(和/英) 半ピッチシフト配置方式 / Half-pitch-shift arrangement  
キーワード(5)(和/英) 分割ビット線方式 / Multi-divided bitline architecture  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 崎村 昇 / Noboru Sakimura / サキムラ ノボル
第1著者 所属(和/英) 日本電気株式会社 (略称: NEC)
NEC Corporation (略称: NEC)
第2著者 氏名(和/英/ヨミ) 杉林 直彦 / Tadahiko Sugibayashi / スギバヤシ タダヒコ
第2著者 所属(和/英) 日本電気株式会社 (略称: NEC)
NEC Corporation (略称: NEC)
第3著者 氏名(和/英/ヨミ) 根橋 竜介 / Ryusuke Nebashi / ネバシ リュウスケ
第3著者 所属(和/英) 日本電気株式会社 (略称: NEC)
NEC Corporation (略称: NEC)
第4著者 氏名(和/英/ヨミ) 本庄 弘明 / Hiroaki Honjo / ホンジョウ ヒロアキ
第4著者 所属(和/英) 日本電気株式会社 (略称: NEC)
NEC Corporation (略称: NEC)
第5著者 氏名(和/英/ヨミ) 斉藤 信作 / Shinsaku Saito / サイトウ シンサク
第5著者 所属(和/英) 日本電気株式会社 (略称: NEC)
NEC Corporation (略称: NEC)
第6著者 氏名(和/英/ヨミ) 加藤 有光 / Yuko Kato / カトウ ユウコウ
第6著者 所属(和/英) 日本電気株式会社 (略称: NEC)
NEC Corporation (略称: NEC)
第7著者 氏名(和/英/ヨミ) 笠井 直記 / Naoki Kasai / カサイ ナオキ
第7著者 所属(和/英) 日本電気株式会社 (略称: NEC)
NEC Corporation (略称: NEC)
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者
発表日時 2008-04-18 14:20:00 
発表時間 25 
申込先研究会 ICD 
資料番号 IEICE-ICD2008-13 
巻番号(vol) IEICE-108 
号番号(no) no.6 
ページ範囲 pp.69-74 
ページ数 IEICE-6 
発行日 IEICE-ICD-2008-04-10 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会