お知らせ 研究会の開催と会場に参加される皆様へのお願い(2020年10月開催~)
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2008-03-27 17:15
An Efficient Algorithm for Finding All DC Solutions of Piecewise-Linear Circuits
Kiyotaka YamamuraMitsuru TonokuraWataru TakahashiChuo Univ.NLP2007-166
抄録 (和) 非線形回路のすべての解(直流動作点)を求めることは,多安定回路の解析や信頼性の高い回路設計を行ううえで非常に重要となる.近年,区分的線形回路のすべての解を求めるアルゴリズムに関する研究が飛躍的な進歩を遂げている.特にLPテストを用いる方法では,非線形関数を長方形で囲むことにより線形計画問題を定式化し,それに双対単体法を適用して解の非存在判定を行う.ところでトランジスタ回路のように非線形関数が単調凸関数となる場合は,関数を三角形で囲んだ方がLPテストがより強力となるが,どのようにすれば「三角形を用いたLPテスト」に双対単体法を導入できるかが不明であった.本稿では,特殊な変数変換のアイデアにより「三角形を用いたLPテスト」に双対単体法を導入する方法を提案する.またこのテストを用いた区分的線形回路の効率的な全解探索法を提案する.更に数値例により,三角形と双対単体法を併用することによりLPテストは強力であると同時に効率的となることを示す. 
(英) An efficient algorithm is proposed for finding all DC solutions of transistor circuits where characteristics of transistors are represented by piecewise-linear (PWL) convex monotone functions. This algorithm is based on a simple test (termed the LP test) for non-existence of a solution to a system of PWL equations in a given region. In the conventional LP test, the system of PWL equations is transformed into a linear programming problem by surrounding component PWL functions by rectangles. Then the dual simplex method is applied, by which the number of pivotings per region becomes very small. In this letter, we propose a new LP test using the dual simplex method and triangles. The proposed test is not only efficient but also more
powerful than the conventional test using the simplex method or rectangles.
キーワード (和) 非線形回路 / 直流解析 / 全解探索 / 回路シミュレーション / / / /  
(英) nonlinear circuit / DC analysis / finding all solutions / circuit simulation / / / /  
文献情報 信学技報, vol. 107, no. 560, NLP2007-166, pp. 71-76, 2008年3月.
資料番号 NLP2007-166 
発行日 2008-03-20 (NLP) 
ISSN Print edition: ISSN 0913-5685  Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード NLP2007-166

研究会情報
研究会 NLP  
開催期間 2008-03-27 - 2008-03-28 
開催地(和) 神戸大学 
開催地(英)  
テーマ(和) 一般 
テーマ(英)  
講演論文情報の詳細
申込み研究会 NLP 
会議コード 2008-03-NLP 
本文の言語 英語 
タイトル(和)  
サブタイトル(和)  
タイトル(英) An Efficient Algorithm for Finding All DC Solutions of Piecewise-Linear Circuits 
サブタイトル(英)  
キーワード(1)(和/英) 非線形回路 / nonlinear circuit  
キーワード(2)(和/英) 直流解析 / DC analysis  
キーワード(3)(和/英) 全解探索 / finding all solutions  
キーワード(4)(和/英) 回路シミュレーション / circuit simulation  
キーワード(5)(和/英) /  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 山村 清隆 / Kiyotaka Yamamura / ヤマムラ キヨタカ
第1著者 所属(和/英) 中央大学 (略称: 中大)
Chuo University (略称: Chuo Univ.)
第2著者 氏名(和/英/ヨミ) 戸野倉 充 / Mitsuru Tonokura / トノクラ ミツル
第2著者 所属(和/英) 中央大学 (略称: 中大)
Chuo University (略称: Chuo Univ.)
第3著者 氏名(和/英/ヨミ) 高橋 渉 / Wataru Takahashi / タカハシ ワタル
第3著者 所属(和/英) 中央大学 (略称: 中大)
Chuo University (略称: Chuo Univ.)
第4著者 氏名(和/英/ヨミ) / /
第4著者 所属(和/英) (略称: )
(略称: )
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者
発表日時 2008-03-27 17:15:00 
発表時間 25 
申込先研究会 NLP 
資料番号 IEICE-NLP2007-166 
巻番号(vol) IEICE-107 
号番号(no) no.560 
ページ範囲 pp.71-76 
ページ数 IEICE-6 
発行日 IEICE-NLP-2008-03-20 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会