講演抄録/キーワード |
講演名 |
2008-03-07 10:05
動的電圧制御をする自己同期型プロセッサ ○曽我部 拓・池田 誠・浅田邦博(東大) VLD2007-158 ICD2007-181 エレソ技報アーカイブへのリンク:ICD2007-181 |
抄録 |
(和) |
クロック同期回路では、PVTぱらつきが大きくなるにつれて信頼性が低下し、遅延マージンが大きくなってきている。終了検出型の自己同期回路はクロック信号を用いずに演算の終了を検出して次の演算を行う回路であり、PVTばらつきによる遅延変動では誤動作を起こさない。終了検出型の自己同期回路は二線式論理を用いたDCVSLドミノ回路を用いて設計することができるため、この回路の自動設計手法を確立し、プロセッサを設計した。このプロセッサは動的電圧制御を行うことで目標速度に追従させることができる。自己同期型プロセッサは遅延の平均値で動作するため最大遅延よりも速く動作する。このため同期回路と協調して動作させるときは、その時間差が低消費電力化として活用される。 |
(英) |
As PVT variations get larger, synchronous circuits are getting less reliable and timing margins are getting larger. Self-timed circuits based on a completion-detection architecture detect completion of each executions. A variation of delay doesn’t cause any error in these circuits. DCVSL using dual-rail logic can implement them, so the way to design a processor automatically is established. A processor is designed in this way. It can follow a target speed with dynamic voltage scaling. The operating speed of a self-timed processor is average of delays, so it is faster than the largest delay. This difference of delays is used as power saving when the processor is operated with synchronous circuits. |
キーワード |
(和) |
非同期回路 / 二線式論理 / DCVSL / 動的電圧制御 / / / / |
(英) |
Asynchronous Circuit / Dual-rail Logic / DCVSL / Dynamic Voltage Scaling / / / / |
文献情報 |
信学技報, vol. 107, no. 508, VLD2007-158, pp. 13-18, 2008年3月. |
資料番号 |
VLD2007-158 |
発行日 |
2008-02-29 (VLD, ICD) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
VLD2007-158 ICD2007-181 エレソ技報アーカイブへのリンク:ICD2007-181 |
研究会情報 |
研究会 |
VLD ICD |
開催期間 |
2008-03-05 - 2008-03-07 |
開催地(和) |
沖縄県男女共同参画センター |
開催地(英) |
TiRuRu |
テーマ(和) |
システムオンシリコン設計技術ならびにこれを活用したVLSI <オーガナイザ:張山 昌論(東北大学)> |
テーマ(英) |
System-on-silicon design techniques and related VLSs |
講演論文情報の詳細 |
申込み研究会 |
VLD |
会議コード |
2008-03-VLD-ICD |
本文の言語 |
日本語 |
タイトル(和) |
動的電圧制御をする自己同期型プロセッサ |
サブタイトル(和) |
|
タイトル(英) |
A Self-timed Processor with Dynamic Voltage Scaling |
サブタイトル(英) |
|
キーワード(1)(和/英) |
非同期回路 / Asynchronous Circuit |
キーワード(2)(和/英) |
二線式論理 / Dual-rail Logic |
キーワード(3)(和/英) |
DCVSL / DCVSL |
キーワード(4)(和/英) |
動的電圧制御 / Dynamic Voltage Scaling |
キーワード(5)(和/英) |
/ |
キーワード(6)(和/英) |
/ |
キーワード(7)(和/英) |
/ |
キーワード(8)(和/英) |
/ |
第1著者 氏名(和/英/ヨミ) |
曽我部 拓 / Taku Sogabe / ソガベ タク |
第1著者 所属(和/英) |
東京大学 (略称: 東大)
University of Tokyo (略称: Univ. of Tokyo) |
第2著者 氏名(和/英/ヨミ) |
池田 誠 / Makoto Ikeda / イケダ マコト |
第2著者 所属(和/英) |
東京大学 (略称: 東大)
University of Tokyo (略称: Univ. of Tokyo) |
第3著者 氏名(和/英/ヨミ) |
浅田 邦博 / Kunihiro Asada / アサダ クニヒロ |
第3著者 所属(和/英) |
東京大学 (略称: 東大)
University of Tokyo (略称: Univ. of Tokyo) |
第4著者 氏名(和/英/ヨミ) |
/ / |
第4著者 所属(和/英) |
(略称: )
(略称: ) |
第5著者 氏名(和/英/ヨミ) |
/ / |
第5著者 所属(和/英) |
(略称: )
(略称: ) |
第6著者 氏名(和/英/ヨミ) |
/ / |
第6著者 所属(和/英) |
(略称: )
(略称: ) |
第7著者 氏名(和/英/ヨミ) |
/ / |
第7著者 所属(和/英) |
(略称: )
(略称: ) |
第8著者 氏名(和/英/ヨミ) |
/ / |
第8著者 所属(和/英) |
(略称: )
(略称: ) |
第9著者 氏名(和/英/ヨミ) |
/ / |
第9著者 所属(和/英) |
(略称: )
(略称: ) |
第10著者 氏名(和/英/ヨミ) |
/ / |
第10著者 所属(和/英) |
(略称: )
(略称: ) |
第11著者 氏名(和/英/ヨミ) |
/ / |
第11著者 所属(和/英) |
(略称: )
(略称: ) |
第12著者 氏名(和/英/ヨミ) |
/ / |
第12著者 所属(和/英) |
(略称: )
(略称: ) |
第13著者 氏名(和/英/ヨミ) |
/ / |
第13著者 所属(和/英) |
(略称: )
(略称: ) |
第14著者 氏名(和/英/ヨミ) |
/ / |
第14著者 所属(和/英) |
(略称: )
(略称: ) |
第15著者 氏名(和/英/ヨミ) |
/ / |
第15著者 所属(和/英) |
(略称: )
(略称: ) |
第16著者 氏名(和/英/ヨミ) |
/ / |
第16著者 所属(和/英) |
(略称: )
(略称: ) |
第17著者 氏名(和/英/ヨミ) |
/ / |
第17著者 所属(和/英) |
(略称: )
(略称: ) |
第18著者 氏名(和/英/ヨミ) |
/ / |
第18著者 所属(和/英) |
(略称: )
(略称: ) |
第19著者 氏名(和/英/ヨミ) |
/ / |
第19著者 所属(和/英) |
(略称: )
(略称: ) |
第20著者 氏名(和/英/ヨミ) |
/ / |
第20著者 所属(和/英) |
(略称: )
(略称: ) |
講演者 |
第1著者 |
発表日時 |
2008-03-07 10:05:00 |
発表時間 |
25分 |
申込先研究会 |
VLD |
資料番号 |
VLD2007-158, ICD2007-181 |
巻番号(vol) |
vol.107 |
号番号(no) |
no.508(VLD), no.511(ICD) |
ページ範囲 |
pp.13-18 |
ページ数 |
6 |
発行日 |
2008-02-29 (VLD, ICD) |