お知らせ 2023年度・2024年度 学生員 会費割引キャンペーン実施中です
お知らせ 技術研究報告と和文論文誌Cの同時投稿施策(掲載料1割引き)について
お知らせ 電子情報通信学会における研究会開催について
お知らせ NEW 参加費の返金について
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2008-03-07 16:35
独立したゲートを持つスタック型3次元トランジスタを用いたシステムLSIの高密度設計法
廣島 佑岡本恵介小泉圭輔渡辺重佳湘南工科大VLD2007-169 ICD2007-192 エレソ技報アーカイブへのリンク:ICD2007-192
抄録 (和) 独立したゲートを持つダブルゲートトランジスタと,スタック型3次元トランジスタの特徴を併せ持つ独立したゲートを持つスタック型3次元トランジスタを提案した.この提案を用いてパターン面積の縮小効果をインバータ,NAND,NOR等の基本ゲートでまず定量的に検証した.その後これらの基本回路の組み合わせで構成される実際の通信用システムLSIへの適用検討を行ったところ従来の平面型トランジスタを用いた場合の約24%にパターン面積が縮小できることが分かった. 
(英) New design technology of Independent-Gate controlled Stacked type 3D transistor has feature of Independent-gate controlled Double-Gate transistor and Stacked type 3D transistor has been proposed. Using New design technology of Independent-Gate controlled Stacked type 3D transistor, pattern area of system LSI designed by cell library can be reduced to 48% compared with that using planar MOSFET.
キーワード (和) 独立したゲートを持つダブルゲートトランジスタ / スタック型3次元トランジスタ / 基本論理回路 / システムLSI / / / /  
(英) Independent-gate controlled Double-Gate transistor / Stacked type 3D transistor / logic circuit / system LSI / / / /  
文献情報 信学技報, vol. 107, no. 511, ICD2007-192, pp. 75-80, 2008年3月.
資料番号 ICD2007-192 
発行日 2008-02-29 (VLD, ICD) 
ISSN Print edition: ISSN 0913-5685    Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード VLD2007-169 ICD2007-192 エレソ技報アーカイブへのリンク:ICD2007-192

研究会情報
研究会 VLD ICD  
開催期間 2008-03-05 - 2008-03-07 
開催地(和) 沖縄県男女共同参画センター 
開催地(英) TiRuRu 
テーマ(和) システムオンシリコン設計技術ならびにこれを活用したVLSI <オーガナイザ:張山 昌論(東北大学)> 
テーマ(英) System-on-silicon design techniques and related VLSs 
講演論文情報の詳細
申込み研究会 ICD 
会議コード 2008-03-VLD-ICD 
本文の言語 日本語 
タイトル(和) 独立したゲートを持つスタック型3次元トランジスタを用いたシステムLSIの高密度設計法 
サブタイトル(和)  
タイトル(英) New design technology of independent-Gate controlled Stacked type 3D transistor for system LSI 
サブタイトル(英)  
キーワード(1)(和/英) 独立したゲートを持つダブルゲートトランジスタ / Independent-gate controlled Double-Gate transistor  
キーワード(2)(和/英) スタック型3次元トランジスタ / Stacked type 3D transistor  
キーワード(3)(和/英) 基本論理回路 / logic circuit  
キーワード(4)(和/英) システムLSI / system LSI  
キーワード(5)(和/英) /  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 廣島 佑 / Yu Hiroshima / ヒロシマ ユウ
第1著者 所属(和/英) 湘南工科大学 (略称: 湘南工科大)
Shonan Institute of Technology (略称: Shonan Inst. of Tech.)
第2著者 氏名(和/英/ヨミ) 岡本 恵介 / Keisuke Okamoto / オカモト ケイスケ
第2著者 所属(和/英) 湘南工科大学 (略称: 湘南工科大)
Shonan Institute of Technology (略称: Shonan Inst. of Tech.)
第3著者 氏名(和/英/ヨミ) 小泉 圭輔 / Keisuke Koizumi / コイズミ ケイスケ
第3著者 所属(和/英) 湘南工科大学 (略称: 湘南工科大)
Shonan Institute of Technology (略称: Shonan Inst. of Tech.)
第4著者 氏名(和/英/ヨミ) 渡辺 重佳 / Shigeyoshi Watanabe / ワタナベ シゲヨシ
第4著者 所属(和/英) 湘南工科大学 (略称: 湘南工科大)
Shonan Institute of Technology (略称: Shonan Inst. of Tech.)
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者 第1著者 
発表日時 2008-03-07 16:35:00 
発表時間 25分 
申込先研究会 ICD 
資料番号 VLD2007-169, ICD2007-192 
巻番号(vol) vol.107 
号番号(no) no.508(VLD), no.511(ICD) 
ページ範囲 pp.75-80 
ページ数
発行日 2008-02-29 (VLD, ICD) 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会