講演抄録/キーワード |
講演名 |
2008-03-07 16:35
独立したゲートを持つスタック型3次元トランジスタを用いたシステムLSIの高密度設計法 ○廣島 佑・岡本恵介・小泉圭輔・渡辺重佳(湘南工科大) VLD2007-169 ICD2007-192 エレソ技報アーカイブへのリンク:ICD2007-192 |
抄録 |
(和) |
独立したゲートを持つダブルゲートトランジスタと,スタック型3次元トランジスタの特徴を併せ持つ独立したゲートを持つスタック型3次元トランジスタを提案した.この提案を用いてパターン面積の縮小効果をインバータ,NAND,NOR等の基本ゲートでまず定量的に検証した.その後これらの基本回路の組み合わせで構成される実際の通信用システムLSIへの適用検討を行ったところ従来の平面型トランジスタを用いた場合の約24%にパターン面積が縮小できることが分かった. |
(英) |
New design technology of Independent-Gate controlled Stacked type 3D transistor has feature of Independent-gate controlled Double-Gate transistor and Stacked type 3D transistor has been proposed. Using New design technology of Independent-Gate controlled Stacked type 3D transistor, pattern area of system LSI designed by cell library can be reduced to 48% compared with that using planar MOSFET. |
キーワード |
(和) |
独立したゲートを持つダブルゲートトランジスタ / スタック型3次元トランジスタ / 基本論理回路 / システムLSI / / / / |
(英) |
Independent-gate controlled Double-Gate transistor / Stacked type 3D transistor / logic circuit / system LSI / / / / |
文献情報 |
信学技報, vol. 107, no. 511, ICD2007-192, pp. 75-80, 2008年3月. |
資料番号 |
ICD2007-192 |
発行日 |
2008-02-29 (VLD, ICD) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
VLD2007-169 ICD2007-192 エレソ技報アーカイブへのリンク:ICD2007-192 |