| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2008-03-06 11:35 FPGAを用いた回路シミュレーション高速化の一検討 橋詰大毅・○箕浦誠二・水谷匡志・石嶋宏亘・西澤真一（立命館大）・吉川雅弥（名城大）・福井正博（立命館大）  VLD2007-149 ICD2007-172 エレソ技報アーカイブへのリンク：ICD2007-172 |
|
| 抄録 | （和） | 近年の技術の進歩にともない，シミュレーションは設計フローの中で重要な役割を担っている．しかし，熱解析，電磁界解析などを目的として，複雑かつ大規模な回路をシミュレーションするためには膨大な時間を要する．本論文では電源配線最適化を例にあげ，ハードウェアアクセラレータによる新しいアプローチの提案をする．本論文の特徴は(1)固定小数点化を用いた解析手法の選定，(2)ハードウェアアルゴリズムによる回路シミュレーションである．実験はModelsimでのシミュレーション，Quartus?で論理合成をおこなった．ソフトウェアによるシミュレーション結果と比較し，誤差が約1％で処理時間は約19倍の短縮を実現した． |
| （英） | With recent advanced technology, simulation plays an important role in the design flow. However, the simulation requires very long computational time for complex and large-scale circuits to do thermal analysis and electromagnetic field analysis. This paper proposes a new approach of the simulation by a hardware accelerator as an example of a power grid optimization. The features of this paper are (1) selection of an analytical technique using fixed point arithmetic, (2) circuit simulation by hardware algorithm. As result of simulation and synthesis, the error was about 1%, and approximately 19 times faster than software simulation. | |
| キーワード | （和） | 回路シミュレーション / FPGA / アクセラレータ / / / / / |
| （英） | Circuit Simulation / FPGA / Accelerator / / / / / | |
| 文献情報 | 信学技報, vol. 107, no. 507, VLD2007-149, pp. 31-36, 2008年3月. | |
| 資料番号 | VLD2007-149 | |
| 発行日 | 2008-02-28 (VLD, ICD) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2007-149 ICD2007-172 エレソ技報アーカイブへのリンク：ICD2007-172 |
|
| 研究会情報 | |
| 研究会 | VLD ICD |
| 開催期間 | 2008-03-05 - 2008-03-07 |
| 開催地（和） | 沖縄県男女共同参画センター |
| 開催地（英） | TiRuRu |
| テーマ（和） | システムオンシリコン設計技術ならびにこれを活用したVLSI <オーガナイザ：張山 昌論(東北大学)> |
| テーマ（英） | System-on-silicon design techniques and related VLSs |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2008-03-VLD-ICD |
| 本文の言語 | 日本語 |
| タイトル（和） | FPGAを用いた回路シミュレーション高速化の一検討 |
| サブタイトル（和） | |
| タイトル（英） | A Study for Implementation of High Speed Circuit Simulator by using FPGA |
| サブタイトル（英） | |
| キーワード(1)（和/英） | 回路シミュレーション / Circuit Simulation |
| キーワード(2)（和/英） | FPGA / FPGA |
| キーワード(3)（和/英） | アクセラレータ / Accelerator |
| キーワード(4)（和/英） | / |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 橋詰 大毅 / Taiki Hashizume / ハシヅメ タイキ |
| 第1著者 所属（和/英） | 立命館大学 (略称： 立命館大) Ritsumeikan University (略称： Ritsumeikan Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 箕浦 誠二 / Seiji Minoura / ミノウラ セイジ |
| 第2著者 所属（和/英） | 立命館大学 (略称： 立命館大) Ritsumeikan University (略称： Ritsumeikan Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 水谷 匡志 / Tadashi Mizutani / ミズタニ タダシ |
| 第3著者 所属（和/英） | 立命館大学 (略称： 立命館大) Ritsumeikan University (略称： Ritsumeikan Univ.) |
| 第4著者 氏名（和/英/ヨミ） | 石嶋 宏亘 / Hironobu Ishijima / イシジマ ヒロノブ |
| 第4著者 所属（和/英） | 立命館大学 (略称： 立命館大) Ritsumeikan University (略称： Ritsumeikan Univ.) |
| 第5著者 氏名（和/英/ヨミ） | 西澤 真一 / Shinichi Nishizawa / ニシザワ シンイチ |
| 第5著者 所属（和/英） | 立命館大学 (略称： 立命館大) Ritsumeikan University (略称： Ritsumeikan Univ.) |
| 第6著者 氏名（和/英/ヨミ） | 吉川 雅弥 / Masaya Yoshikawa / ヨシカワ マサヤ |
| 第6著者 所属（和/英） | 名城大学 (略称： 名城大) Meijo University (略称： Meijo Univ.) |
| 第7著者 氏名（和/英/ヨミ） | 福井 正博 / Masahiro Fukui / フクイ マサヒロ |
| 第7著者 所属（和/英） | 立命館大学 (略称： 立命館大) Ritsumeikan University (略称： Ritsumeikan Univ.) |
| 第8著者 氏名（和/英/ヨミ） | / / |
| 第8著者 所属（和/英） | (略称： ) (略称： ) |
| 第9著者 氏名（和/英/ヨミ） | / / |
| 第9著者 所属（和/英） | (略称： ) (略称： ) |
| 第10著者 氏名（和/英/ヨミ） | / / |
| 第10著者 所属（和/英） | (略称： ) (略称： ) |
| 第11著者 氏名（和/英/ヨミ） | / / |
| 第11著者 所属（和/英） | (略称： ) (略称： ) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第2著者 |
| 発表日時 | 2008-03-06 11:35:00 |
| 発表時間 | 25分 |
| 申込先研究会 | VLD |
| 資料番号 | VLD2007-149, ICD2007-172 |
| 巻番号（vol） | vol.107 |
| 号番号（no） | no.507(VLD), no.510(ICD) |
| ページ範囲 | pp.31-36 |
| ページ数 | 6 |
| 発行日 | 2008-02-28 (VLD, ICD) |
[研究会発表申込システムのトップページに戻る]