| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2008-01-25 16:10 SFQ半精度浮動小数点乗算器の設計と試作 ○原 浩史（横浜国大）・小畑幸嗣（名大）・朴 熙中・山梨裕希・武富一博・吉川信行（横浜国大）・田中雅光・伊藤祐喜・藤巻 朗・高木直史・高木一義（名大） エレソ技報アーカイブへのリンク：  SCE2007-32 |
|
| 抄録 | （和） | 我々は、マイクロプロセッサにおける消費電力とメモリウォールの問題を解決する基盤技術として単一磁束量子(SFQ)回路を用いた再構成可能な大規模データパス (Large-Scale Reconfigurable Data Path : LSRDP) を提案し、その開発を行っている。SFQ LSRDPは、数千個規模の多数のSFQ浮動小数点ユニット (FPU) を再構成可能なSFQネットワークで接続することにより、少ない消費電力で高い計算性能を実現することが可能である。本研究では、浮動小数点ユニットの構成要素の一つであるSFQ浮動小数点乗算器の設計と試作を行った。2.5 kA/cm2 Nb プロセスを用いてsystolic array型のビットシリアル半精度浮動小数点乗算器を設計した結果、接合数11044、回路面積6.22×3.78 mm2を得た。設計クロック周波数は、25 GHzである。また、仮数部用4-bit乗算回路のコンポーネントテストを行い、低速において正常動作を確認した。 |
| （英） | We are developing a large-scale reconfigurable data path (LSRDP) using single-flux-quantum circuits as a fundamental technology for future high-end computing systems, which overcomes the power-consumption and memory-wall problems in the CMOS microprocessors. An SFQ LSRDP system is composed of several thousands of SFQ floating-point units that are connected by reconfigurable SFQ switch networks to achieve high-performance calculations with low power consumption. In this study, we have designed and implemented SFQ floating-point multipliers, which are one of the components of the SFQ LSRDP. We have designed a systolic-array-type bit-serial half-precision floating-point multiplier using 2.5 kA/cm2 Nb process. Resultant circuit area and the number of junctions are 6.22 x 3.78 mm2 and 11044, respectively. The designed clock frequency is 25 GHz. We have also tested a 4-bit systolic-array multiplier, which is a circuit component of the floating-point-multiplier, and confirmed its correct operation at low speed. | |
| キーワード | （和） | 超伝導集積回路 / SFQ回路 / LSRDP / 乗算器 / 浮動小数点演算器 / / / |
| （英） | Superconducting integrated circuits / SFQ circuits / LSRDP / Multiplier / Floating point units / / / | |
| 文献情報 | 信学技報, vol. 107, no. 458, SCE2007-32, pp. 41-45, 2008年1月. | |
| 資料番号 | SCE2007-32 | |
| 発行日 | 2008-01-18 (SCE) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | エレソ技報アーカイブへのリンク：SCE2007-32 |
|
| 研究会情報 | |
| 研究会 | SCE |
| 開催期間 | 2008-01-25 - 2008-01-25 |
| 開催地（和） | 機械振興会館 |
| 開催地（英） | Kikai-Shinko-Kaikan Bldg. |
| テーマ（和） | デジタル，一般 |
| テーマ（英） | Digital applications |
| 講演論文情報の詳細 | |
| 申込み研究会 | SCE |
| 会議コード | 2008-01-SCE |
| 本文の言語 | 日本語 |
| タイトル（和） | SFQ半精度浮動小数点乗算器の設計と試作 |
| サブタイトル（和） | |
| タイトル（英） | Design and Implementation of SFQ Half-precision Floating Point Multiplier |
| サブタイトル（英） | |
| キーワード(1)（和/英） | 超伝導集積回路 / Superconducting integrated circuits |
| キーワード(2)（和/英） | SFQ回路 / SFQ circuits |
| キーワード(3)（和/英） | LSRDP / LSRDP |
| キーワード(4)（和/英） | 乗算器 / Multiplier |
| キーワード(5)（和/英） | 浮動小数点演算器 / Floating point units |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 原 浩史 / Hiroshi Hara / ハラ ヒロシ |
| 第1著者 所属（和/英） | 横浜国立大学 (略称： 横浜国大) Yokohama National University (略称： Yokohama Nat Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 小畑 幸嗣 / Koji Obata / オバタ コウジ |
| 第2著者 所属（和/英） | 名古屋大学 (略称： 名大) Nagoya University (略称： Nagoya Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 朴 熙中 / Heejoung Park / パク ヒジュン |
| 第3著者 所属（和/英） | 横浜国立大学 (略称： 横浜国大) Yokohama National University (略称： Yokohama Nat Univ.) |
| 第4著者 氏名（和/英/ヨミ） | 山梨 裕希 / Yuki Yamanashi / ヤマナシ ユウキ |
| 第4著者 所属（和/英） | 横浜国立大学 (略称： 横浜国大) Yokohama National University (略称： Yokohama Nat Univ.) |
| 第5著者 氏名（和/英/ヨミ） | 武富 一博 / Kazuhiro Taketomi / タケトミ カズヒロ |
| 第5著者 所属（和/英） | 横浜国立大学 (略称： 横浜国大) Yokohama National University (略称： Yokohama Nat Univ.) |
| 第6著者 氏名（和/英/ヨミ） | 吉川 信行 / Nobuyuki Yoshikawa / ヨシカワ ノブユキ |
| 第6著者 所属（和/英） | 横浜国立大学 (略称： 横浜国大) Yokohama National University (略称： Yokohama Nat Univ.) |
| 第7著者 氏名（和/英/ヨミ） | 田中 雅光 / Masamitsu Tanaka / タナカ マサミツ |
| 第7著者 所属（和/英） | 名古屋大学 (略称： 名大) Nagoya University (略称： Nagoya Univ.) |
| 第8著者 氏名（和/英/ヨミ） | 伊藤 祐喜 / Yuki Itou / イトウ ユウキ |
| 第8著者 所属（和/英） | 名古屋大学 (略称： 名大) Nagoya University (略称： Nagoya Univ.) |
| 第9著者 氏名（和/英/ヨミ） | 藤巻 朗 / Akira Fujimaki / フジマキ アキラ |
| 第9著者 所属（和/英） | 名古屋大学 (略称： 名大) Nagoya University (略称： Nagoya Univ.) |
| 第10著者 氏名（和/英/ヨミ） | 高木 直史 / Naofumi Takagi / タカギ ナオフミ |
| 第10著者 所属（和/英） | 名古屋大学 (略称： 名大) Nagoya University (略称： Nagoya Univ.) |
| 第11著者 氏名（和/英/ヨミ） | 高木 一義 / Kazuyoshi Takagi / タカギ カズヨシ |
| 第11著者 所属（和/英） | 名古屋大学 (略称： 名大) Nagoya University (略称： Nagoya Univ.) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2008-01-25 16:10:00 |
| 発表時間 | 25分 |
| 申込先研究会 | SCE |
| 資料番号 | SCE2007-32 |
| 巻番号（vol） | vol.107 |
| 号番号（no） | no.458 |
| ページ範囲 | pp.41-45 |
| ページ数 | 5 |
| 発行日 | 2008-01-18 (SCE) |
[研究会発表申込システムのトップページに戻る]