電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
技報オンライン
‥‥ (ESS/通ソ/エレソ/ISS)
技報アーカイブ
‥‥ (エレソ/通ソ)
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2008-01-18 09:40
算盤アーキテクチャに基づく算術演算回路
長澤俊介魏 書剛群馬大エレソ技報アーカイブへのリンク:CPM2007-137 ICD2007-148
抄録 (和) 算術演算回路において、桁上げ伝搬は演算時間を制限している。桁上げ伝搬段
数を減らすため、数多くの高基数加算アルゴリズムが提案されている。10進数
による計算が日常によく使われており、その演算は殆んどBCD符号の2進数表
現を用いて実現されている。本稿では、10進数の算術演算を高速に実現するた
め、算盤アーキテクチャを導入する。まず、算盤アーキテクチャで使用する算
盤数表現を定義する。次に、算盤数表現による加算アルゴリズムについて述べ、
算盤加算器の回路構成を示す。また、算盤加算を用いた算盤乗算アルゴリズム
及び回路構成を提案する。最後に、BCD符号を入出力とした演算回路を設計し、
回路評価を行うことにより、提案した算盤演算器の高速性を明らかにする。 
(英) In arithmetic circuits, the carrying propagation limits the
operation speed. To shorten the length of the carrying propagation,
a lot of algorithms using hign-radix number systems have been
proposed. Calculations by the decimal number system are performed
daily, and the circuits implementation is realized by using the
binary number expression well known as BCD codes. In this paper, the
abacus architecture is introduced to achieve high speed arithmetic
circuits for the decimal number system. First we define the abacus
number representation used by the abacus architecture. Then, the
addition algorithm by the abacus number representation is described,
and the architecture of the abacus adding machine is presented. An
abacus multiplication algorithm using the abacus addition is also
proposed. Our design and expermental results show that the proposed
abacus operation machines with inputs and outputs of BCD codes are
high speed comparing to that by implementation methods based on
ordinary binary number system.
キーワード (和) 算盤アーキテクチャ / 10進加算 / 乗算 / BCD符号 / VHDL / / /  
(英) abacus architecture / decimal addition / multiplication / BCD code / VHDL / / /  
文献情報 信学技報, vol. 107, no. 426, ICD2007-148, pp. 53-58, 2008年1月.
資料番号 ICD2007-148 
発行日 2008-01-10 (CPM, ICD) 
ISSN Print edition: ISSN 0913-5685  Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)

研究会情報
研究会 CPM ICD  
開催期間 2008-01-17 - 2008-01-18 
開催地(和) 機械振興会館 
開催地(英) Kikai-Shinko-Kaikan Bldg 
テーマ(和) LSIシステムの実装・モジュール化・インタフェース技術、テスト技術、一般:特集テーマ 「チップ・パッケージ・ボードにおけるパワーインテグリティの設計評価」(オーガナイザ:須藤俊夫先生(芝浦工業大学 )) 
テーマ(英)  
講演論文情報の詳細
申込み研究会 ICD 
会議コード 2008-01-CPM-ICD 
本文の言語 日本語 
タイトル(和) 算盤アーキテクチャに基づく算術演算回路 
サブタイトル(和)  
タイトル(英) Arithmetic operation circuit based on abacus architecture 
サブタイトル(英)  
キーワード(1)(和/英) 算盤アーキテクチャ / abacus architecture  
キーワード(2)(和/英) 10進加算 / decimal addition  
キーワード(3)(和/英) 乗算 / multiplication  
キーワード(4)(和/英) BCD符号 / BCD code  
キーワード(5)(和/英) VHDL / VHDL  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 長澤 俊介 / Syunsuke Nagasawa / ナガサワ シュンスケ
第1著者 所属(和/英) 群馬大学 (略称: 群馬大)
Gunma University (略称: Gunma Univ)
第2著者 氏名(和/英/ヨミ) 魏 書剛 / Shugang Wei / ギ ショゴウ
第2著者 所属(和/英) 群馬大学 (略称: 群馬大)
Gunma University (略称: Gunma Univ)
第3著者 氏名(和/英/ヨミ) / /
第3著者 所属(和/英) (略称: )
(略称: )
第4著者 氏名(和/英/ヨミ) / /
第4著者 所属(和/英) (略称: )
(略称: )
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者
発表日時 2008-01-18 09:40:00 
発表時間 25 
申込先研究会 ICD 
資料番号 IEICE-CPM2007-137,IEICE-ICD2007-148 
巻番号(vol) IEICE-107 
号番号(no) no.425(CPM), no.426(ICD) 
ページ範囲 pp.53-58 
ページ数 IEICE-6 
発行日 IEICE-CPM-2008-01-10,IEICE-ICD-2008-01-10 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会