| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2008-01-17 10:40 並列ボリュームレンダリング・アクセラレータVisAの開発とその予備実装 ○川原崇宏・三輪 忍・嶋田 創（京大）・森 眞一郎（福井大）・富田眞治（京大）  VLD2007-122 CPSY2007-65 RECONF2007-68 |
|
| 抄録 | （和） | 我々は並列処理可能なボリュームレンダリング・アクセラレータ『VisA』を開発している．VisAはディスプレイ用汎用インタフェースであるDVI-Dケーブルを通信路として用いた単方向リンクにより，ノード間の画像合成処理とノード内での画像生成処理を統合した細粒度パイプラインを実現している．本稿ではVisAの設計手法と予備実装による評価について述べる． |
| （英） | We are developing the parallel volume rendering accelerator VisA.VisA communicates with one-way link over DVI-D which is usualy used as a display interface, so it achieves the fine grain pipeline system which integrates both image composition between nodes and image rendering inside a node.This paper describes the design concept of VisA and its preliminary implementation. | |
| キーワード | （和） | 可視化 / ボリュームレンダリング / 並列処理 / FPGA / ハードウェアアクセラレータ / / / |
| （英） | Visualization / Volume Rendering / Parallel Processing / FPGA / Hardware Accelerator / / / | |
| 文献情報 | 信学技報, vol. 107, no. 419, RECONF2007-68, pp. 25-30, 2008年1月. | |
| 資料番号 | RECONF2007-68 | |
| 発行日 | 2008-01-10 (VLD, CPSY, RECONF) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2007-122 CPSY2007-65 RECONF2007-68 |
|
| 研究会情報 | |
| 研究会 | RECONF CPSY VLD IPSJ-SLDM |
| 開催期間 | 2008-01-16 - 2008-01-17 |
| 開催地（和） | 慶應義塾大学日吉キャンパス |
| 開催地（英） | Hiyoshi Campus, Keio University |
| テーマ（和） | FPGA応用および一般 |
| テーマ（英） | FPGA Applications, etc |
| 講演論文情報の詳細 | |
| 申込み研究会 | RECONF |
| 会議コード | 2008-01-RECONF-CPSY-VLD-IPSJ-SLDM |
| 本文の言語 | 日本語 |
| タイトル（和） | 並列ボリュームレンダリング・アクセラレータVisAの開発とその予備実装 |
| サブタイトル（和） | |
| タイトル（英） | Development of Parallel Volume Rendering Accelerator VisA and its Preliminary Implementation |
| サブタイトル（英） | |
| キーワード(1)（和/英） | 可視化 / Visualization |
| キーワード(2)（和/英） | ボリュームレンダリング / Volume Rendering |
| キーワード(3)（和/英） | 並列処理 / Parallel Processing |
| キーワード(4)（和/英） | FPGA / FPGA |
| キーワード(5)（和/英） | ハードウェアアクセラレータ / Hardware Accelerator |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 川原 崇宏 / Takahiro Kawahara / カワハラ タカヒロ |
| 第1著者 所属（和/英） | 京都大学 (略称： 京大) Kyoto University (略称： Kyoto Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 三輪 忍 / Shinobu Miwa / ミワ シノブ |
| 第2著者 所属（和/英） | 京都大学 (略称： 京大) Kyoto University (略称： Kyoto Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 嶋田 創 / Hajime Shimada / シマダ ハジメ |
| 第3著者 所属（和/英） | 京都大学 (略称： 京大) Kyoto University (略称： Kyoto Univ.) |
| 第4著者 氏名（和/英/ヨミ） | 森 眞一郎 / Shin-ichiro Mori / モリ シンイチロウ |
| 第4著者 所属（和/英） | 福井大学 (略称： 福井大) University of Fukui (略称： Univ. of Fukui) |
| 第5著者 氏名（和/英/ヨミ） | 富田 眞治 / Shinji Tomita / トミタ シンジ |
| 第5著者 所属（和/英） | 京都大学 (略称： 京大) Kyoto University (略称： Kyoto Univ.) |
| 第6著者 氏名（和/英/ヨミ） | / / |
| 第6著者 所属（和/英） | (略称： ) (略称： ) |
| 第7著者 氏名（和/英/ヨミ） | / / |
| 第7著者 所属（和/英） | (略称： ) (略称： ) |
| 第8著者 氏名（和/英/ヨミ） | / / |
| 第8著者 所属（和/英） | (略称： ) (略称： ) |
| 第9著者 氏名（和/英/ヨミ） | / / |
| 第9著者 所属（和/英） | (略称： ) (略称： ) |
| 第10著者 氏名（和/英/ヨミ） | / / |
| 第10著者 所属（和/英） | (略称： ) (略称： ) |
| 第11著者 氏名（和/英/ヨミ） | / / |
| 第11著者 所属（和/英） | (略称： ) (略称： ) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2008-01-17 10:40:00 |
| 発表時間 | 25分 |
| 申込先研究会 | RECONF |
| 資料番号 | VLD2007-122, CPSY2007-65, RECONF2007-68 |
| 巻番号（vol） | vol.107 |
| 号番号（no） | no.415(VLD), no.417(CPSY), no.419(RECONF) |
| ページ範囲 | pp.25-30 |
| ページ数 | 6 |
| 発行日 | 2008-01-10 (VLD, CPSY, RECONF) |
[研究会発表申込システムのトップページに戻る]