お知らせ 2023年度・2024年度 学生員 会費割引キャンペーン実施中です
お知らせ 技術研究報告と和文論文誌Cの同時投稿施策(掲載料1割引き)について
お知らせ 電子情報通信学会における研究会開催について
お知らせ NEW 参加費の返金について
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2008-01-16 13:45
クラスタベースFPGAにおけるスモールワールドネットワーク化配線構造の評価
西岡勇蔵飯田全広末吉敏則熊本大VLD2007-108 CPSY2007-51 RECONF2007-54
抄録 (和) ディープサブミクロンプロセスの時代に入り,集積回路内の遅延はスイッチング遅延より配線遅延が支配的になってきている.そのため,大量の配線リソースを持つFPGA は,製造プロセスの微細化によって受ける恩恵よりも,配線遅延の増大という問題によって性能向上が阻害されている.この問題を解決するため,我々はスモールワールドネットワークと呼ばれるグラフ理論をFPGA 配線構造に適用した新しい配線構造を提案している.提案配線構造は配線遅延の削減を目的としており,従来の規則的な配線構造にショートカットの役割を果たす配線をランダムに少量追加する.これまでに我々は単一LUT の論理ブロックを持つFPGA において提案配線構造による遅延の削減を確認した.本稿では,クラスタベースのFPGA を対象として,提案配線構造の評価を行う.その結果,従来の配線構造で遅延の改善が可能な回路に対して,提案配線構造ではクリティカルパス遅延を削減し,クラスタベースFPGAにおいても提案配線構造の効果が確認できた. 
(英) In deep sub-micron process, the wire delay exceeds the switching delay. The wire delay is dominant in the total delay. FPGA receicves a benefit by using new process technologies. However, the problem of the wiring delay is influential more than it. FPGA device has a lot of wire make matter worse. For these reasons, performance advances is obstructed in FPGA. In order to solve it, we propose a new routing structure which apply the Small-World Network to FPGA routing structure. It reduces the wire delay by adding a few random wires to regular routing structure. Our routing structure achieved the reduction of the delay in the architecture without cluster based FPGAs before now. In this paper, we evaluate our routing structure for cluster based FPGA. As a result, our routing structure also reduced the critical path delay for some circuits which can expect an improvement in cluster based FPGAs.
キーワード (和) FPGA / 配線遅延 / 配線構造 / スモールワールドネットワーク / / / /  
(英) FPGA / Wire delay / Routing Structure / Small-World Network / / / /  
文献情報 信学技報, vol. 107, no. 418, RECONF2007-54, pp. 19-24, 2008年1月.
資料番号 RECONF2007-54 
発行日 2008-01-09 (VLD, CPSY, RECONF) 
ISSN Print edition: ISSN 0913-5685    Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード VLD2007-108 CPSY2007-51 RECONF2007-54

研究会情報
研究会 RECONF CPSY VLD IPSJ-SLDM  
開催期間 2008-01-16 - 2008-01-17 
開催地(和) 慶應義塾大学日吉キャンパス 
開催地(英) Hiyoshi Campus, Keio University 
テーマ(和) FPGA応用および一般 
テーマ(英) FPGA Applications, etc 
講演論文情報の詳細
申込み研究会 RECONF 
会議コード 2008-01-RECONF-CPSY-VLD-IPSJ-SLDM 
本文の言語 日本語 
タイトル(和) クラスタベースFPGAにおけるスモールワールドネットワーク化配線構造の評価 
サブタイトル(和)  
タイトル(英) Evaluation of the Small-World Network Routing Structure for Cluster Based FPGAs 
サブタイトル(英)  
キーワード(1)(和/英) FPGA / FPGA  
キーワード(2)(和/英) 配線遅延 / Wire delay  
キーワード(3)(和/英) 配線構造 / Routing Structure  
キーワード(4)(和/英) スモールワールドネットワーク / Small-World Network  
キーワード(5)(和/英) /  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 西岡 勇蔵 / Yuzo Nishioka / ニシオカ ユウゾウ
第1著者 所属(和/英) 熊本大学 (略称: 熊本大)
Kumamoto University (略称: Kumamoto Univ.)
第2著者 氏名(和/英/ヨミ) 飯田 全広 / Masahiro Iida / イイダ マサヒロ
第2著者 所属(和/英) 熊本大学 (略称: 熊本大)
Kumamoto University (略称: Kumamoto Univ.)
第3著者 氏名(和/英/ヨミ) 末吉 敏則 / Toshinori Sueyoshi / スエヨシ トシノリ
第3著者 所属(和/英) 熊本大学 (略称: 熊本大)
Kumamoto University (略称: Kumamoto Univ.)
第4著者 氏名(和/英/ヨミ) / /
第4著者 所属(和/英) (略称: )
(略称: )
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者 第1著者 
発表日時 2008-01-16 13:45:00 
発表時間 25分 
申込先研究会 RECONF 
資料番号 VLD2007-108, CPSY2007-51, RECONF2007-54 
巻番号(vol) vol.107 
号番号(no) no.414(VLD), no.416(CPSY), no.418(RECONF) 
ページ範囲 pp.19-24 
ページ数
発行日 2008-01-09 (VLD, CPSY, RECONF) 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会