お知らせ 2023年度・2024年度 学生員 会費割引キャンペーン実施中です
お知らせ 技術研究報告と和文論文誌Cの同時投稿施策(掲載料1割引き)について
お知らせ 電子情報通信学会における研究会開催について
お知らせ NEW 参加費の返金について
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2007-11-20 16:00
ランダムばらつきを利用したトラック入れ替えによるFPGAの速度と歩留まり向上
杉原有理久米洋平小林和淑小野寺秀俊京大RECONF2007-34
抄録 (和) 本稿ではFPGAにおいて製造ばらつきを利用した配線トラックの入れ替えによる速度および歩留まり向上について述べる。ランダムばらつきが支配的であると仮定し、トラック入れ替え可能なアーキテクチャをもつFPGAにおいて配線トラックを入れ替えることによってクリティカルパスの再構成を行う。すべてのチップで同一の初期配置配線を行い、タイミング制約に違反したクリティカルパスを隣合うトラックを用いるよう再配線する。クリティカルパス配線はチップ毎にランダムばらつきに応じて最適化される。配線トラック入れ替えによるクリティカルパス再構成アルゴリズムを配置配線ツールに実装し、LGSynth93ベンチマーク回路によって評価を行った結果、26.62%の歩留まり向上、5.81%の速度向上を達成した。 
(英) FPGAs in future deep submicron fabrication process will suffer from drastic speed and yield loss caused by device variations. We propose variation-aware reconfiguration which utilizes these variations for performance enhancement. We have fabricated and measured 90nm FPGAs, in which random variations without spatial correlations are dominant. To utilize these random variations for performance enhancement, optimizing each device from a common configuration is better than producing optimized configurations according to detailed measurement results. In this paper we apply the track swapping procedure to critical path reconfiguration which obtains an optimized configuration to repeat measurement and reconfiguration. First we configure all fabricated FPGAs with a common configuration data. The configuration of each die is optimized to reroute the critical paths that does not meet timing specifications. Rerouting of a critical path usually causes drastic topology changes which may prolong other paths and will create new critical paths. In the track swapping procedure, we swap a wire track on a critical path for the adjacent track without any topology change. It can be realized to use switch blocks with more flexibility. We experiment performance enhancement by applying the track swapping to LGSynth93 benchmark circuits. We achieve 5.81% of speed enhancement and 26.62% of yield enhancement.
キーワード (和) ばらつき / FPGA / 再構成 / 歩留まり / / / /  
(英) Variation / FPGA / Reconfigure / Yield / / / /  
文献情報 信学技報, vol. 107, no. 340, RECONF2007-34, pp. 13-18, 2007年11月.
資料番号 RECONF2007-34 
発行日 2007-11-13 (RECONF) 
ISSN Print edition: ISSN 0913-5685    Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード RECONF2007-34

研究会情報
研究会 VLD CPSY RECONF DC IPSJ-SLDM IPSJ-ARC  
開催期間 2007-11-20 - 2007-11-22 
開催地(和) 北九州国際会議場 
開催地(英) Kitakyushu International Conference Center 
テーマ(和) デザインガイア2007 ―VLSI設計の新しい大地を考える研究会― 
テーマ(英) Design Gaia 2007 ---A New Frontier in VLSI Design--- 
講演論文情報の詳細
申込み研究会 RECONF 
会議コード 2007-11-VLD-CPSY-RECONF-DC-IPSJ-SLDM-IPSJ-ARC 
本文の言語 日本語 
タイトル(和) ランダムばらつきを利用したトラック入れ替えによるFPGAの速度と歩留まり向上 
サブタイトル(和)  
タイトル(英) Track Swapping on Critical Paths Utilizing Random Variations for FPGAs to Enhance Speed and Yield 
サブタイトル(英)  
キーワード(1)(和/英) ばらつき / Variation  
キーワード(2)(和/英) FPGA / FPGA  
キーワード(3)(和/英) 再構成 / Reconfigure  
キーワード(4)(和/英) 歩留まり / Yield  
キーワード(5)(和/英) /  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 杉原 有理 / Yuuri Sugihara / スギハラ ユウリ
第1著者 所属(和/英) 京都大学 (略称: 京大)
Kyoto University (略称: Kyoto Univ.)
第2著者 氏名(和/英/ヨミ) 久米 洋平 / Youhei Kume / クメ ヨウヘイ
第2著者 所属(和/英) 京都大学 (略称: 京大)
Kyoto University (略称: Kyoto Univ.)
第3著者 氏名(和/英/ヨミ) 小林 和淑 / Kazutoshi Kobayashi / コバヤシ カズトシ
第3著者 所属(和/英) 京都大学 (略称: 京大)
Kyoto University (略称: Kyoto Univ.)
第4著者 氏名(和/英/ヨミ) 小野寺 秀俊 / Hidetoshi Onodera / オノデラ ヒデトシ
第4著者 所属(和/英) 京都大学 (略称: 京大)
Kyoto University (略称: Kyoto Univ.)
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者 第1著者 
発表日時 2007-11-20 16:00:00 
発表時間 25分 
申込先研究会 RECONF 
資料番号 RECONF2007-34 
巻番号(vol) vol.107 
号番号(no) no.340 
ページ範囲 pp.13-18 
ページ数
発行日 2007-11-13 (RECONF) 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会