講演抄録/キーワード |
講演名 |
2007-10-30 15:50
65nmノード歪みpMOSFETのホール伝導における全応力の効果の検証 ○佃 栄次(ルネサステクノロジ)・鎌倉良成(阪大)・高篠裕行・岡垣 健・内田哲也・林 岳・谷沢元昭・永久克己・若原祥史・石川清志・土屋 修・井上靖朗(ルネサステクノロジ)・谷口研二(阪大) VLD2007-59 SDM2007-203 エレソ技報アーカイブへのリンク:SDM2007-203 |
抄録 |
(和) |
本研究では、フル3D プロセスシミュレーターによる応力計算と反転層のサブバンドを考慮したkp 法にもとづくバンド計算からなるシステムを開発し、実際に65nm ノードのデバイスの実測値と比較した。シミュレーション結果は実測と一致し、全応力テンソルを考慮したデバイス構造の最適化に有効である事が分かった |
(英) |
We have developed a system consisting of a full-3D process simulator for stress calculation and k·pband calculation that takes into account the subband structure. Our simulations are in good agreement with the experimental data of strained Si-pMOSFETs of 65nm technology devices. This system is a powerful tool to optimize device structures with all stress components. |
キーワード |
(和) |
歪み / 応力 / PMOS / KP法 / 65nm / シミュレーション / / |
(英) |
strain / stress / PMOS / kp method / 65nm / simulation / / |
文献情報 |
信学技報, vol. 107, no. 297, SDM2007-203, pp. 43-46, 2007年10月. |
資料番号 |
SDM2007-203 |
発行日 |
2007-10-23 (VLD, SDM) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
VLD2007-59 SDM2007-203 エレソ技報アーカイブへのリンク:SDM2007-203 |