講演抄録/キーワード |
講演名 |
2007-10-25 13:40
マトリクス構造超並列プロセッサMX-1のプログラム開発手法 ○山崎博之・水本勝也・野田英行・西島 哲・吉田可奈子・杉村武昭・倉藤 崇・山本 治・奥野義弘・有本和民(ルネサステクノロジ) CPSY2007-25 |
抄録 |
(和) |
近年のデジタル機器に搭載されるアプリケーションの進展を受けて、我々はSoCへの組み込みが可能なレベルの小面積・低消費電力性を実現しつつ、高い機能変更容易性と演算能力を両立したマトリクス構造超並列プロセッサを開発した。本稿では、このプロセッサのプログラム開発手法を紹介し、画像処理への適用結果を報告する。3×3のコンボリューションフィルタに適用した結果、CPU処理と比較してピクセルデータ幅が16bitの場合は147倍、8bitの場合は280倍高速であった。比較的並列処理に適したアルゴリズムであれば、従来のプロセッサに比べて2桁程度の高速化が見込め、SoCにおけるソフトウェア処理の可能性を大きく広げることが期待される。 |
(英) |
Recently, the installed applications in the digital devices has been remarkably progressed. Considering these backgrounds, we have developed the massively parallel processor based on the matrix architecture which realizes both high flexibilities and high performance ability while achieving small silicon area and low power consumption, which is attractive solution for Today's SoCs. This paper introduces the program development method of this processor, and reports the results of the image processing applications. The evaluated performance of applying to 3x3 convolution filter processing is 147-times and 280-times higher than the conventional 32bit RISC CPUs for 16bit and 8bit data accuracy, respectively. The proposed processor is expected to have over 100-times higher performance than the conventional CPUs for various algorithms comparatively suitable for parallel processing, therefore, it offers promising possibilities to the software solutions realized in SoCs. |
キーワード |
(和) |
超並列処理 / SIMD / プロセッサ / 画像処理 / / / / |
(英) |
massively parallel processing / SIMD / processor / image processing / / / / |
文献情報 |
信学技報, vol. 107, no. 276, CPSY2007-25, pp. 7-12, 2007年10月. |
資料番号 |
CPSY2007-25 |
発行日 |
2007-10-18 (CPSY) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
CPSY2007-25 |