講演抄録/キーワード |
講演名 |
2007-09-20 15:15
ODRGA-VLSIのゲートアレイ動作時における高速再構成 ○中島真央・渡邊 実(静岡大) RECONF2007-19 |
抄録 |
(和) |
(事前公開アブストラクト) 近年,高速な再構成を目的として,ホログラムメモリを用いた光再構成型ゲートアレイが開発されている.しかし,初期の光再構成型ゲートアレイでは受光部とゲートアレイ間にシリアル転送が用いられており,再構成時間が16μsに制限され,かつ,再構成処理の間,ゲートアレイが使用できない問題があった.そこで,我々は,シリアル転送を用いない, ナノ秒での再構成が可能で,かつ再構成処理中もゲートアレイの使用が可能な差分光再構成型ゲートアレイを開発している.本稿では,液晶ホログラムを用いた差分光再構成型ゲートアレイの62.5nsでの連続再構成試験の結果を示す. |
(英) |
(Advance abstract in Japanese is available) |
キーワード |
(和) |
/ / / / / / / |
(英) |
/ / / / / / / |
文献情報 |
信学技報, vol. 107, no. 225, RECONF2007-19, pp. 23-27, 2007年9月. |
資料番号 |
RECONF2007-19 |
発行日 |
2007-09-13 (RECONF) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
RECONF2007-19 |