| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2007-08-24 16:05 同時R/W課題への耐性を有する階層型レプリカビット線技術を用いた45nm2ポート8T-SRAM ○石倉 聡・車田総希・寺野登志夫・山上由展・粉谷直樹・里見勝治（松下電器）・新居浩二・薮内 誠・塚本康正・大林茂樹・大芦敏行・牧野博之・篠原尋史（ルネサステクノロジ）・赤松寛範（松下電器）  SDM2007-168 ICD2007-96 エレソ技報アーカイブへのリンク：SDM2007-168 ICD2007-96 |
|
| 抄録 | （和） | 45nm世代のシステムLSIをターゲットとしたシングルビット線の８Ｔ型メモリセルを用いた新規２ポートSRAMを提案する。シングルビット線の８Ｔ型メモリセルを２ポートSRAMに適用した場合に課題となるメモリアレイ内の同一ロウでの同時Read/Writeアクセス時の速度低下と誤読出しについて説明した後、その解決策であるローカルアンプ共有型の階層読出しビット線技術、読出し終了検知レプリカ回路、ローカルビット線ダミー容量を提案し、45nm LSTP CMOSプロセスでの試作結果について報告する。 |
| （英） | We propose a new 2port SRAM with a 8T single-read-bitline (SRBL) memory cell for 45nm SOCs. Access time tends to be slower as fabrication is scaled down because of the random threshold-voltage variations. The Divided read Bit line scheme with Shared local Amplifier (DBSA) realizes fast access time without increasing area penalty. We also show an additional important issue of a simultaneous Read and Write access at the same row by using DBSA with the 8T-SRBL memory cell. A rise of the storage node causes the misreading. The Read End detecting Replica circuit (RER) and the Local read bit line with Dummy Capacitance (LDC) are introduced to solve this issue. A 128BL×512WL 64Kb 2port SRAM macro which cell size is 0.597μm2 using these schemes was fabricated by 45nm LSTP CMOS process. | |
| キーワード | （和） | 2ポートSRAM / シングルビット線 / 8Ｔ型メモリセル / 階層ビット線 / 同時Read/Write / 誤読出し / / |
| （英） | 2port SRAM / Single Bit Line / 8T Memory Cell / Hierarchical Bit Line / Simultaneous Read/Write Access / Misread / / | |
| 文献情報 | 信学技報, vol. 107, no. 195, ICD2007-96, pp. 145-148, 2007年8月. | |
| 資料番号 | ICD2007-96 | |
| 発行日 | 2007-08-16 (SDM, ICD) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | SDM2007-168 ICD2007-96 エレソ技報アーカイブへのリンク：SDM2007-168 ICD2007-96 |
|
| 研究会情報 | |
| 研究会 | ICD SDM |
| 開催期間 | 2007-08-23 - 2007-08-24 |
| 開催地（和） | 北見工業大学 |
| 開催地（英） | Kitami Institute of Technology |
| テーマ（和） | VLSI回路、デバイス技術（高速、低電圧、低消費電力）<オーガナイザ：榎本忠儀(中央大学)> |
| テーマ（英） | VLSI Circuit and Device Technologies (High Speed, Low Voltage, and Low Power Consumption) |
| 講演論文情報の詳細 | |
| 申込み研究会 | ICD |
| 会議コード | 2007-08-ICD-SDM |
| 本文の言語 | 日本語 |
| タイトル（和） | 同時R/W課題への耐性を有する階層型レプリカビット線技術を用いた45nm2ポート8T-SRAM |
| サブタイトル（和） | |
| タイトル（英） | A 45nm 2port 8T-SRAM using hierarchical replica bitline technique with immunity from simultaneous R/W access issues |
| サブタイトル（英） | |
| キーワード(1)（和/英） | 2ポートSRAM / 2port SRAM |
| キーワード(2)（和/英） | シングルビット線 / Single Bit Line |
| キーワード(3)（和/英） | 8Ｔ型メモリセル / 8T Memory Cell |
| キーワード(4)（和/英） | 階層ビット線 / Hierarchical Bit Line |
| キーワード(5)（和/英） | 同時Read/Write / Simultaneous Read/Write Access |
| キーワード(6)（和/英） | 誤読出し / Misread |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 石倉 聡 / Satoshi Ishikura / イシクラ サトシ |
| 第1著者 所属（和/英） | 松下電器産業株式会社 (略称： 松下電器) Matsushita Electric Industrial Co., Ltd. (略称： Matushita Electric Industrial) |
| 第2著者 氏名（和/英/ヨミ） | 車田 総希 / M. Kurumada / クルマダ マレフサ |
| 第2著者 所属（和/英） | 松下電器産業株式会社 (略称： 松下電器) Matsushita Electric Industrial Co., Ltd. (略称： Matushita Electric Industrial) |
| 第3著者 氏名（和/英/ヨミ） | 寺野 登志夫 / Toshio Terano / テラノ トシオ |
| 第3著者 所属（和/英） | 松下電器産業株式会社 (略称： 松下電器) Matsushita Electric Industrial Co., Ltd. (略称： Matushita Electric Industrial) |
| 第4著者 氏名（和/英/ヨミ） | 山上 由展 / Yoshinobu Yamagami / ヤマガミ ヨシノブ |
| 第4著者 所属（和/英） | 松下電器産業株式会社 (略称： 松下電器) Matsushita Electric Industrial Co., Ltd. (略称： Matushita Electric Industrial) |
| 第5著者 氏名（和/英/ヨミ） | 粉谷 直樹 / Naoki Kotani / コタニ ナオキ |
| 第5著者 所属（和/英） | 松下電器産業株式会社 (略称： 松下電器) Matsushita Electric Industrial Co., Ltd. (略称： Matushita Electric Industrial) |
| 第6著者 氏名（和/英/ヨミ） | 里見 勝治 / Katsuji Satomi / サトミ カツジ |
| 第6著者 所属（和/英） | 松下電器産業株式会社 (略称： 松下電器) Matsushita Electric Industrial Co., Ltd. (略称： Matushita Electric Industrial) |
| 第7著者 氏名（和/英/ヨミ） | 新居 浩二 / Koji Nii / ニイ コウジ |
| 第7著者 所属（和/英） | 株式会社 ルネサス テクノロジ (略称： ルネサステクノロジ) Renesas Technology Corp. (略称： Renesas Technology) |
| 第8著者 氏名（和/英/ヨミ） | 薮内 誠 / Makoto Yabuuchi / ヤブウチ マコト |
| 第8著者 所属（和/英） | 株式会社 ルネサス テクノロジ (略称： ルネサステクノロジ) Renesas Technology Corp. (略称： Renesas Technology) |
| 第9著者 氏名（和/英/ヨミ） | 塚本 康正 / Yasumasa Tsukamoto / ツカモト ヤスマサ |
| 第9著者 所属（和/英） | 株式会社 ルネサス テクノロジ (略称： ルネサステクノロジ) Renesas Technology Corp. (略称： Renesas Technology) |
| 第10著者 氏名（和/英/ヨミ） | 大林 茂樹 / Shigeki Ohbayashi / オオバヤシ シゲキ |
| 第10著者 所属（和/英） | 株式会社 ルネサス テクノロジ (略称： ルネサステクノロジ) Renesas Technology Corp. (略称： Renesas Technology) |
| 第11著者 氏名（和/英/ヨミ） | 大芦 敏行 / Toshiyuki Oashi / オオアシ トシユキ |
| 第11著者 所属（和/英） | 株式会社 ルネサス テクノロジ (略称： ルネサステクノロジ) Renesas Technology Corp. (略称： Renesas Technology) |
| 第12著者 氏名（和/英/ヨミ） | 牧野 博之 / Hiroshi Makino / マキノ ヒロシ |
| 第12著者 所属（和/英） | 株式会社 ルネサス テクノロジ (略称： ルネサステクノロジ) Renesas Technology Corp. (略称： Renesas Technology) |
| 第13著者 氏名（和/英/ヨミ） | 篠原 尋史 / Hirofumi Shinohara / シノハラ ヒロフミ |
| 第13著者 所属（和/英） | 株式会社 ルネサス テクノロジ (略称： ルネサステクノロジ) Renesas Technology Corp. (略称： Renesas Technology) |
| 第14著者 氏名（和/英/ヨミ） | 赤松 寛範 / Hironori Akamatsu / アカマツ ヒロノリ |
| 第14著者 所属（和/英） | 松下電器産業株式会社 (略称： 松下電器) Matsushita Electric Industrial Co., Ltd. (略称： Matushita Electric Industrial) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2007-08-24 16:05:00 |
| 発表時間 | 25分 |
| 申込先研究会 | ICD |
| 資料番号 | SDM2007-168, ICD2007-96 |
| 巻番号（vol） | vol.107 |
| 号番号（no） | no.194(SDM), no.195(ICD) |
| ページ範囲 | pp.145-148 |
| ページ数 | 4 |
| 発行日 | 2007-08-16 (SDM, ICD) |
[研究会発表申込システムのトップページに戻る]