講演抄録/キーワード |
講演名 |
2007-07-20 09:55
暗号回路のFPGA実装における簡易DPA対策 ○宋 長勲・阿部公輝(電通大) ISEC2007-45 |
抄録 |
(和) |
DPA対策手法の1つであるRandom Switching Logicは乱数によりゲートごとの信号遷移を均等化してデータと消費電力の相関をなくす方法である.
本研究では,暗号回路をFPGAへ実装する際,ゲートごとでなく演算ごとに入出力信号の遷移確率を均等化するDPA対策を行った.
ANDゲートで構成される暗号回路とDESのSBOX1個を用いた暗号回路へこの対策を適用した結果,いずれの場合もDPA耐性が向上することが分かった.
この対策では,1つの演算モジュールが複数のLUT(Look Up Table)に配置されることを考えると,これはFPGAのスイッチングマトリクス(Interconnect)による消費電力と回路からの情報リークの相関は大きくないことを意味する.
ゲートごとでなく演算ごとにモジュール化されていればよいので,この対策の実装は簡易である. |
(英) |
Random Switching Logic is a countermeasure to DPA that removes the relation between data and power consumption by making the transition probability of each gate uniform using random numbers.
In this paper, we applied a countermeasure to DPA against cryptographic devices implemented on FPGA.
The countermeasure removes the relation between data and power consumption by making the transition probability of each operation instead of each gate.
Results of experiments reveal that the countermeasure improves the DPA resistance..
Considering that an operation module is placed on multiple LUTs, the results imply that the relation between information leak and power consumption of FPGA interconnects of switching matrix is insignificant.
Implementation of the countermeasure is simple because the circuits are modularized at operation level instead of gate level. |
キーワード |
(和) |
サイドチャンネル攻撃 / 電力差分解析 / FPGA / 演算レベルでの対策 / / / / |
(英) |
Side-channel Attack / Differential Power Analysis / FPGA / Countermeasure at Operation Level / / / / |
文献情報 |
信学技報, vol. 107, no. 141, ISEC2007-45, pp. 1-8, 2007年7月. |
資料番号 |
ISEC2007-45 |
発行日 |
2007-07-13 (ISEC) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
ISEC2007-45 |
研究会情報 |
研究会 |
ISEC SITE IPSJ-CSEC |
開催期間 |
2007-07-19 - 2007-07-20 |
開催地(和) |
公立はこだて未来大学 |
開催地(英) |
Future University-Hakodate |
テーマ(和) |
一般.情報通信システムセキュリティ時限研究専門委員会(ICSS)協賛 |
テーマ(英) |
|
講演論文情報の詳細 |
申込み研究会 |
ISEC |
会議コード |
2007-07-ISEC-SITE-IPSJ-CSEC |
本文の言語 |
日本語 |
タイトル(和) |
暗号回路のFPGA実装における簡易DPA対策 |
サブタイトル(和) |
|
タイトル(英) |
A Simple Countermeasure to DPA aginst FPGA Implementation of Cryptographic Device |
サブタイトル(英) |
|
キーワード(1)(和/英) |
サイドチャンネル攻撃 / Side-channel Attack |
キーワード(2)(和/英) |
電力差分解析 / Differential Power Analysis |
キーワード(3)(和/英) |
FPGA / FPGA |
キーワード(4)(和/英) |
演算レベルでの対策 / Countermeasure at Operation Level |
キーワード(5)(和/英) |
/ |
キーワード(6)(和/英) |
/ |
キーワード(7)(和/英) |
/ |
キーワード(8)(和/英) |
/ |
第1著者 氏名(和/英/ヨミ) |
宋 長勲 / Janghoon Song / ソン ジャンフン |
第1著者 所属(和/英) |
電気通信大学 (略称: 電通大)
The University of Electro-Communications (略称: UEC) |
第2著者 氏名(和/英/ヨミ) |
阿部 公輝 / Koki Abe / アベ コウキ |
第2著者 所属(和/英) |
電気通信大学 (略称: 電通大)
The University of Electro-Communications (略称: UEC) |
第3著者 氏名(和/英/ヨミ) |
/ / |
第3著者 所属(和/英) |
(略称: )
(略称: ) |
第4著者 氏名(和/英/ヨミ) |
/ / |
第4著者 所属(和/英) |
(略称: )
(略称: ) |
第5著者 氏名(和/英/ヨミ) |
/ / |
第5著者 所属(和/英) |
(略称: )
(略称: ) |
第6著者 氏名(和/英/ヨミ) |
/ / |
第6著者 所属(和/英) |
(略称: )
(略称: ) |
第7著者 氏名(和/英/ヨミ) |
/ / |
第7著者 所属(和/英) |
(略称: )
(略称: ) |
第8著者 氏名(和/英/ヨミ) |
/ / |
第8著者 所属(和/英) |
(略称: )
(略称: ) |
第9著者 氏名(和/英/ヨミ) |
/ / |
第9著者 所属(和/英) |
(略称: )
(略称: ) |
第10著者 氏名(和/英/ヨミ) |
/ / |
第10著者 所属(和/英) |
(略称: )
(略称: ) |
第11著者 氏名(和/英/ヨミ) |
/ / |
第11著者 所属(和/英) |
(略称: )
(略称: ) |
第12著者 氏名(和/英/ヨミ) |
/ / |
第12著者 所属(和/英) |
(略称: )
(略称: ) |
第13著者 氏名(和/英/ヨミ) |
/ / |
第13著者 所属(和/英) |
(略称: )
(略称: ) |
第14著者 氏名(和/英/ヨミ) |
/ / |
第14著者 所属(和/英) |
(略称: )
(略称: ) |
第15著者 氏名(和/英/ヨミ) |
/ / |
第15著者 所属(和/英) |
(略称: )
(略称: ) |
第16著者 氏名(和/英/ヨミ) |
/ / |
第16著者 所属(和/英) |
(略称: )
(略称: ) |
第17著者 氏名(和/英/ヨミ) |
/ / |
第17著者 所属(和/英) |
(略称: )
(略称: ) |
第18著者 氏名(和/英/ヨミ) |
/ / |
第18著者 所属(和/英) |
(略称: )
(略称: ) |
第19著者 氏名(和/英/ヨミ) |
/ / |
第19著者 所属(和/英) |
(略称: )
(略称: ) |
第20著者 氏名(和/英/ヨミ) |
/ / |
第20著者 所属(和/英) |
(略称: )
(略称: ) |
講演者 |
第1著者 |
発表日時 |
2007-07-20 09:55:00 |
発表時間 |
25分 |
申込先研究会 |
ISEC |
資料番号 |
ISEC2007-45 |
巻番号(vol) |
vol.107 |
号番号(no) |
no.141 |
ページ範囲 |
pp.1-8 |
ページ数 |
8 |
発行日 |
2007-07-13 (ISEC) |