お知らせ 2023年度・2024年度 学生員 会費割引キャンペーン実施中です
お知らせ 技術研究報告と和文論文誌Cの同時投稿施策(掲載料1割引き)について
お知らせ 電子情報通信学会における研究会開催について
お知らせ NEW 参加費の返金について
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2007-06-21 11:30
H.264/AVCデコーダにおける低演算量デブロッキングフィルタ実装手法
林 良典肥田英司宋 天島本 隆徳島大CAS2007-8 VLD2007-24 SIP2007-38
抄録 (和) 動画像圧縮符号化標準H.264/AVCがワンセグ放送,携帯端末など様々な分野で普及されているが,デコーダの演算量削減が重要な課題となっている.特にデコーダの全演算量の約30\%-50\%を占めるデブロッキングフィルタ処理の演算量削減が重要となる.従来手法では,メモリアクセスの効率化,処理の並列化などの手法を用い,1マクロブロックの処理に極限と認識されている192サイクルで処理できるようになっている.本研究では,隣接画素の相関性が高い特性を利用し,フィルタリング処理を行う際に用いる画素値に注目し,隣接画素値が同じである場合の演算量削減手法とそのアーキテクチャを提案する.シミュレーション結果により,提案手法を用いる場合,1マクロブロックの処理は約170サイクルで実現可能となった. 
(英) This paper presents a fast parallel architecture for deblocking filter of the H.264/AVC decoder. Deblocking filtering accounts for from one third to half of the computation complexity of the decoder. Therefore, to decrease the computation intensity several traditional works have been proposed which dedicate to fulfill memory efficient architecture and highly paralleled architectures. However, all of the traditional works considered the least filtering cycles numeber for one macroblock is 192. In this work, we make use of the correlation of the adjacent pixels to decrease the redundant processing cycles. Proposed efficient architecture could fulfill the filtering process for one macroblock in about 170 cycles. This work also provide parrallel memory access solution for the proposed architecture.
キーワード (和) H.264/AVC / デブロッキングフィルタ / デコーダ / アーキテクチャ / / / /  
(英) H.264/AVC / Deblocking Filter / Decoder / Architecture / / / /  
文献情報 信学技報, vol. 107, no. 102, VLD2007-24, pp. 43-48, 2007年6月.
資料番号 VLD2007-24 
発行日 2007-06-14 (CAS, VLD, SIP) 
ISSN Print edition: ISSN 0913-5685    Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード CAS2007-8 VLD2007-24 SIP2007-38

研究会情報
研究会 CAS SIP VLD  
開催期間 2007-06-21 - 2007-06-22 
開催地(和) 北海道東海大学 札幌キャンパス マルチメディアホール 
開催地(英) Hokkaido Tokai Univ. (Sapporo) 
テーマ(和) 信号処理、LSI、及び一般 
テーマ(英)  
講演論文情報の詳細
申込み研究会 VLD 
会議コード 2007-06-CAS-SIP-VLD 
本文の言語 日本語 
タイトル(和) H.264/AVCデコーダにおける低演算量デブロッキングフィルタ実装手法 
サブタイトル(和)  
タイトル(英) A Low Complexity Deblocking Filter Implementation Method for H.264/AVC Decoder 
サブタイトル(英)  
キーワード(1)(和/英) H.264/AVC / H.264/AVC  
キーワード(2)(和/英) デブロッキングフィルタ / Deblocking Filter  
キーワード(3)(和/英) デコーダ / Decoder  
キーワード(4)(和/英) アーキテクチャ / Architecture  
キーワード(5)(和/英) /  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 林 良典 / Yoshinori Hayashi / ハヤシ ヨシノリ
第1著者 所属(和/英) 徳島大学 (略称: 徳島大)
Tokushima University (略称: Tokushima Univ.)
第2著者 氏名(和/英/ヨミ) 肥田 英司 / Eiji Koeta / コエタ エイジ
第2著者 所属(和/英) 徳島大学 (略称: 徳島大)
Tokushima University (略称: Tokushima Univ.)
第3著者 氏名(和/英/ヨミ) 宋 天 / Tian Song / ソウ テン
第3著者 所属(和/英) 徳島大学 (略称: 徳島大)
Tokushima University (略称: Tokushima Univ.)
第4著者 氏名(和/英/ヨミ) 島本 隆 / Takashi Shimamoto / シマモト タカシ
第4著者 所属(和/英) 徳島大学 (略称: 徳島大)
Tokushima University (略称: Tokushima Univ.)
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者 第1著者 
発表日時 2007-06-21 11:30:00 
発表時間 20分 
申込先研究会 VLD 
資料番号 CAS2007-8, VLD2007-24, SIP2007-38 
巻番号(vol) vol.107 
号番号(no) no.100(CAS), no.102(VLD), no.104(SIP) 
ページ範囲 pp.43-48 
ページ数
発行日 2007-06-14 (CAS, VLD, SIP) 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会