| 講演抄録／キーワード |
| 講演名 |
2007-01-29 14:35
TOPS DSPアーキテクチャの一考察
○鈴木宏史・西谷隆夫・藤田八郎（首都大東京） |
| 抄録 |
（和） |
携帯端末向けの低消費電力な高速画像処理用並列プロセッサを提案する。このアーキテクチャは第一世代DSPを複数個チップ上に作ることを想定し、消費電力を増加させないようにDSP間の接続を行う。多数のプロセッサを並列に動作させることで、プロセッサ当りの演算量を減らすことができるため、低速・低消費電力での高速な処理が可能になる。また、空間的な処理を行うプロセッサと時間的な処理を行うプロセッサを用いることで、時間と空間処理の必要な画像処理が効率的に実行可能になる。 |
| （英） |
This paper introduces low power parallel processor architecture for image processing. When assuming to make first generation DSPs on a chip by an up-to-date LSI technology, many DSPs can be implemented. Without connecting such DSPs by special attentions power consumption will increase a lot. As many processors operate in parallel, calculation amount to be processed in each DSP decreases, and resulting a low frequency and low power chip. By employing spatial processing portion and temporal processing portion in an element processor, the TOPS DSP provides not only spatial processing of filtering and transform but also temporal processing like Mixture Gaussian. |
| キーワード |
（和） |
並列プロセッサ / 画像処理 / 低消費電力 / / / / / |
| （英） |
parallel processor / image processing / low power / / / / / |
| 文献情報 |
信学技報, vol. 106, no. 511, CAS2006-65, pp. 19-24, 2007年1月. |
| 資料番号 |
CAS2006-65 |
| 発行日 |
2007-01-22 (CAS) |
| ISSN |
Print edition: ISSN 0913-5685 |
| PDFダウンロード |
|