| 講演抄録／キーワード |
| 講演名 |
2007-01-18 14:55
動的再構成システムにおけるFPGA部分再構成技術の適用と評価
○清田享伸・八並泰一郎・木佐貫 健・吉廣秀章・久我守弘・末吉敏則（熊本大） |
| 抄録 |
（和） |
FPGAの部分再構成技術は，再構成時間の短縮や動的な再構成を可能とする等，FPGAの柔軟性をより高める技術である．しかし，その仕様や制約の面から現状では部分再構成が可能なFPGAもあるが動的再構成システムへの適用は難しい．そこで我々は，動的再構成システムの開発を通してFPGA の部分再構成技術についての研究を行ってきた．本稿では，プロセッサ混載FPGA において現時点で利用可能な部分再構成技術を用いて動的再構成システムの構築し，その性能について評価を行う．今回構築したシステムでは，Virtex-II Pro FPGAを用いて部分再構成を行った．デバイスを2分割し，その片方に載ったプロセッサからもう片方の部分を再構成する．部分再構成を行ったアプリケーションには，RGB 画像変換式であるRGB-CMYK変換，RGB-YIQ変換，Gray Scaleフィルタの3 つを用いた．構築したシステムでは，再構成に必要な時間を含めてもソフトウェア処理と比べて約4～6倍の速度向上を見込めることがわかった． |
| （英） |
FPGA partial reconfiguration is the technique which make FPGA more flexible. We have studied about partial reconfiguration and built the run-time reconfigurable system using the FPGA with an embedded proccesor
and the technique we can use at present. This paper considers the feature of the system through its evaluation. We used Virtex-II Pro and divided it two parts. The system reconfigure the one part through the proccesor in another part. Even if it includes the time required for the reconfiguration, the performance of our system can be expected 4-6 times faster than the software processing of some graphics programs. |
| キーワード |
（和） |
FPGA / 部分再構成 / 動的再構成 / プロセッサ混載FPGA / / / / |
| （英） |
FPGA / Partial Reconfiguration / Run-time Reconfiguration / FPGA with an embedded proccesor / / / / |
| 文献情報 |
信学技報, vol. 106, no. 458, RECONF2006-74, pp. 55-60, 2007年1月. |
| 資料番号 |
RECONF2006-74 |
| 発行日 |
2007-01-11 (VLD, CPSY, RECONF) |
| ISSN |
Print edition: ISSN 0913-5685 |
| PDFダウンロード |
|