| 講演抄録／キーワード |
| 講演名 |
2007-01-18 15:20
FPGAの自己動的再構成を利用したシステムの設計と開発
○堀 洋平（産総研）・横山浩之（KDDI研）・坂根広史・戸田賢二（産総研） |
| 抄録 |
（和） |
FPGAの自己動的部分再構成を利用したシステムの，設計方法と実装例について述べる．現在市販されているFPGAの中には，回路全体を停止することなく，回路の一部分のみを再構成可能なものがある．しかし，動的部分再構成を行う回路では様々な制約を満たす必要がある一方で，設計手法そのものが開発段階にあるため，どうすれば正しく設計できるか分かりづらい状況にある．そのため，再構成の機能を用いたアプリケーションの提案は多いにもかかわらず，実際にそれが開発された例は少ない．本稿では，ザイリンクスFPGAにおいて自己動的部分再構成を行う回路の最新の設計方法について説明し，これを用いたDRMシステムの開発例を紹介する． |
| （英） |
We describe a design approach and its application of an FPGA-based system that utilizes self run-time partial reconfiguration. Some FPGAs can be reconfigured in a portion of their circuits while the other parts are working. However, the design flow of a partially reconfigurable circuit is quite complicated and misleading, and thus only few examples have been actually developed so far. This paper clarifies the detail design approach of self run-time partial reconfiguration system and demonstrates its sample implementation of Digital Rights Management (DRM) mechanisms on a Xilinx FPGA. |
| キーワード |
（和） |
FPGA / リコンフィギャラブルコンピューティング / 動的部分再構成 / コンテンツ保護 / デジタル著作権保護(DRM) / / / |
| （英） |
FPGA / Reconfigurable Computing / Run-time Patial Reconfiguration / Content Protection / Digital Rights Management(DRM) / / / |
| 文献情報 |
信学技報, vol. 106, no. 458, RECONF2006-75, pp. 61-68, 2007年1月. |
| 資料番号 |
RECONF2006-75 |
| 発行日 |
2007-01-11 (VLD, CPSY, RECONF) |
| ISSN |
Print edition: ISSN 0913-5685 |
| PDFダウンロード |
|