お知らせ 2023年度・2024年度 学生員 会費割引キャンペーン実施中です
お知らせ 技術研究報告と和文論文誌Cの同時投稿施策(掲載料1割引き)について
お知らせ 電子情報通信学会における研究会開催について
お知らせ NEW 参加費の返金について
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2007-01-18 13:25
SoC埋め込み型プログラマブルロジックePLXの設計アーキテクチャの検討と回路マッピングの評価
菱田智雄石橋宏太木村 峻奥野直樹松本光崇立命館大)・中野裕文岩男剛宜奥野義弘有本和民ルネサステクノロジ)・泉 知論藤野 毅立命館大
抄録 (和) 近年、少量生産のSoC(システムオンチップ)製造において、マスク費用やレイアウト・検証設計費用などの初期開発費用の増加が大きな問題になっている。FPGAを製品に使用することも行われているが、FPGAはSoCと比較して性能面で劣っており、1チップあたりの製造コストが高いという問題がある。本論文では、SoC内の一部にプログラマブルロジックePLX(embedded Programmable Logic matriX)を配置することを提案する。ePLXを用いることにより、SoC内の回路ブロックで、アプリケーションや顧客に特有の機能は論理を変更することができる。ePLXアーキテクチャはローカルアーキテクチャ(マトリクス状に配置した2入力LUTと、マトリクス端に配置したFF)とそれらを接続する階層的な配線リソースを有している点に特徴がある。加算器、乗算器、DES暗号回路などのサンプル回路をePLX上でマッピングした結果から、LUTの使用率を議論する。また、HDLコードからePLXのコンフィグレーションデータを生成する自動設計フローを紹介し、その一部として開発している自動ツールを用いたローカルアーキテクチャのマッピング結果を報告する。 
(英) Recently, non-recurring engineering costs (NREs), including cost of mask-sets, and engineering design efforts are critical problems in a small-volume SoC(System on a Chip) manufacturing. FPGAs are used for some electrical products, but FPGAs still have lower performance and higher chip-cost than SoC. In this paper, we propose ePLX(embedded Programmable Logic matriX) that is embedded in SoC. Application-specific or customers-specific logic function in SoC can be changed using ePLX. The ePLX architecture is based on the programmable local-clusters, which are composed of two input Look-Up-Table(LUT) matrix and the D-FlipFlops on the matrix side. The hierarchical wiring resources are located between the local-clusters. We demonstrate the ePLX mapping results for sample circuits such as an adder, a multiplier, and a DES encryption circuit, and discuss LUT utilization efficiency. Lastly, we introduce ePLX design flow from HDL code to ePLX configuration data, and experimental results using the mapping tool which is newly-developed for ePLX.
キーワード (和) プログラマブルデバイス / 細粒度 / LUTマトリクス / / / / /  
(英) programmable device / small grain / LUT matrix / / / / /  
文献情報 信学技報, vol. 106, no. 458, RECONF2006-71, pp. 37-42, 2007年1月.
資料番号 RECONF2006-71 
発行日 2007-01-11 (VLD, CPSY, RECONF) 
ISSN Print edition: ISSN 0913-5685
PDFダウンロード

研究会情報
研究会 VLD CPSY RECONF IPSJ-SLDM  
開催期間 2007-01-17 - 2007-01-18 
開催地(和) 慶応大学(日吉) 
開催地(英) Keio Univ. Hiyoshi Campus 
テーマ(和) FPGAとその応用および一般 
テーマ(英) FPGA and its Application, etc. 
講演論文情報の詳細
申込み研究会 RECONF 
会議コード 2007-01-VLD-CPSY-RECONF-IPSJ-SLDM 
本文の言語 日本語 
タイトル(和) SoC埋め込み型プログラマブルロジックePLXの設計アーキテクチャの検討と回路マッピングの評価 
サブタイトル(和)  
タイトル(英) Analysis of design architecture of ePLX ( embedded Programmable Logic matriX) and Evaluation of circuit mapping 
サブタイトル(英)  
キーワード(1)(和/英) プログラマブルデバイス / programmable device  
キーワード(2)(和/英) 細粒度 / small grain  
キーワード(3)(和/英) LUTマトリクス / LUT matrix  
キーワード(4)(和/英) /  
キーワード(5)(和/英) /  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 菱田 智雄 / Tomoo Hishida / ヒシダ トモオ
第1著者 所属(和/英) 立命館大学 (略称: 立命館大)
Ritsumeikan University (略称: Ritsumeikan Univ.)
第2著者 氏名(和/英/ヨミ) 石橋 宏太 / Kouta Ishibashi / イシバシ コウタ
第2著者 所属(和/英) 立命館大学 (略称: 立命館大)
Ritsumeikan University (略称: Ritsumeikan Univ.)
第3著者 氏名(和/英/ヨミ) 木村 峻 / Shun Kimura / キムラ シュン
第3著者 所属(和/英) 立命館大学 (略称: 立命館大)
Ritsumeikan University (略称: Ritsumeikan Univ.)
第4著者 氏名(和/英/ヨミ) 奥野 直樹 / Naoki Okuno / オクノ ナオキ
第4著者 所属(和/英) 立命館大学 (略称: 立命館大)
Ritsumeikan University (略称: Ritsumeikan Univ.)
第5著者 氏名(和/英/ヨミ) 松本 光崇 / Mitsutaka Matsumoto / マツモト ミツタカ
第5著者 所属(和/英) 立命館大学 (略称: 立命館大)
Ritsumeikan University (略称: Ritsumeikan Univ.)
第6著者 氏名(和/英/ヨミ) 中野 裕文 / Hirofumi Nakano / ナカノ ヒロフミ
第6著者 所属(和/英) 株式会社 ルネサステクノロジ (略称: ルネサステクノロジ)
Renesas Technology Corp. (略称: Renesas Technology)
第7著者 氏名(和/英/ヨミ) 岩男 剛宜 / Takenobu Iwao / イワオ タケノブ
第7著者 所属(和/英) 株式会社 ルネサステクノロジ (略称: ルネサステクノロジ)
Renesas Technology Corp. (略称: Renesas Technology)
第8著者 氏名(和/英/ヨミ) 奥野 義弘 / Yoshihiro Okuno / オクノ ヨシヒロ
第8著者 所属(和/英) 株式会社 ルネサステクノロジ (略称: ルネサステクノロジ)
Renesas Technology Corp. (略称: Renesas Technology)
第9著者 氏名(和/英/ヨミ) 有本 和民 / Kazutami Arimoto / アリモト カズタミ
第9著者 所属(和/英) 株式会社 ルネサステクノロジ (略称: ルネサステクノロジ)
Renesas Technology Corp. (略称: Renesas Technology)
第10著者 氏名(和/英/ヨミ) 泉 知論 / Tomonori Izumi / イズミ トモノリ
第10著者 所属(和/英) 立命館大学 (略称: 立命館大)
Ritsumeikan University (略称: Ritsumeikan Univ.)
第11著者 氏名(和/英/ヨミ) 藤野 毅 / Takeshi Fujino / フジノ タケシ
第11著者 所属(和/英) 立命館大学 (略称: 立命館大)
Ritsumeikan University (略称: Ritsumeikan Univ.)
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者 第1著者 
発表日時 2007-01-18 13:25:00 
発表時間 25分 
申込先研究会 RECONF 
資料番号 VLD2006-100, CPSY2006-71, RECONF2006-71 
巻番号(vol) vol.106 
号番号(no) no.454(VLD), no.456(CPSY), no.458(RECONF) 
ページ範囲 pp.37-42 
ページ数
発行日 2007-01-11 (VLD, CPSY, RECONF) 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会