| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2006-10-27 09:20 動的計画法を用いた parallel prefix adder 合成アルゴリズムについて ○松永多苗子（福岡知的クラスター研）・松永裕介（九大） エレソ技報アーカイブへのリンク：  ICD2006-128 |
|
| 抄録 | （和） | 本論文では，遅延制約下で面積最小化を対象とした parallel prefix adder 合成問題を，遅延制約の下での prefix graph のノード数最小化問題と捉え，動的計画法を用いて解く手法を提案する．新規性は，prefix graph の構造を制限し，その制限の特徴を利用することで，動的計画法の効率的な適用を可能にしたこと，及び，後処理として構造の制限を解除したヒューリスティックを実行することにより，解を改善することである．既存の手法に対して prefix graph のノード数が10%程度，論理合成後の回路においては，同手法に対して10%程度，市販ツールに比べて35%以上小さな回路が生成される場合があることが確認された． |
| （英） | This paper addresses parallel prefix adder synthesis which targets area minimization under given timing constraints. This problem is treated as synthesis of prefix graphs, which represent global structures of parallel prefix adders, and an algorithm using dynamic programming is proposed. Contributions are to enable dynamic programming to be applied efficiently by introducing and utilizing an appropriate constraints for prefix graphs, and to apply heuristics which reduce the number of nodes by relaxing the constraints. Experimental results show that the number of nodes of generated prefix graphs can be reduced by about 10%, and area after logic synthesis can be reduced by about 35% than existing methods. | |
| キーワード | （和） | 演算器合成 / parallel prefix adder / 動的計画法 / 論理合成 / / / / |
| （英） | arithmetic synthesis / parallel prefix adder / dynamic programming / logic synthesis / / / / | |
| 文献情報 | 信学技報, vol. 106, pp. 7-12, 2006年10月. | |
| 資料番号 | ||
| 発行日 | 2006-10-20 (SIP, ICD, IE) | |
| ISSN | Print edition: ISSN 0913-5685 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | エレソ技報アーカイブへのリンク：ICD2006-128 |
|
| 研究会情報 | |
| 研究会 | ICD SIP IE IPSJ-SLDM |
| 開催期間 | 2006-10-26 - 2006-10-27 |
| 開催地（和） | 宮城県・作並温泉・一の坊 |
| 開催地（英） | |
| テーマ（和） | システムLSIの応用と要素技術、専用プロセッサ、プロセッサ、DSP、画像処理技術、及び一般<オーガナイザ：亀山 充隆（東北大学）> |
| テーマ（英） | |
| 講演論文情報の詳細 | |
| 申込み研究会 | IPSJ-SLDM |
| 会議コード | 2006-10-ICD-SIP-IE-IPSJ-SLDM |
| 本文の言語 | 日本語 |
| タイトル（和） | 動的計画法を用いた parallel prefix adder 合成アルゴリズムについて |
| サブタイトル（和） | |
| タイトル（英） | On synthesis algorithm for parallel prefix adders using dynamic programming |
| サブタイトル（英） | |
| キーワード(1)（和/英） | 演算器合成 / arithmetic synthesis |
| キーワード(2)（和/英） | parallel prefix adder / parallel prefix adder |
| キーワード(3)（和/英） | 動的計画法 / dynamic programming |
| キーワード(4)（和/英） | 論理合成 / logic synthesis |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 松永 多苗子 / Taeko Matsunaga / マツナガ タエコ |
| 第1著者 所属（和/英） | 福岡知的クラスター研究所 (略称： 福岡知的クラスター研) FLEETS (略称： FLEETS) |
| 第2著者 氏名（和/英/ヨミ） | 松永 裕介 / Yusuke Matsunaga / |
| 第2著者 所属（和/英） | 九州大学 (略称： 九大) Kyushu University (略称： Kyushu Univ.) |
| 第3著者 氏名（和/英/ヨミ） | / / |
| 第3著者 所属（和/英） | (略称： ) (略称： ) |
| 第4著者 氏名（和/英/ヨミ） | / / |
| 第4著者 所属（和/英） | (略称： ) (略称： ) |
| 第5著者 氏名（和/英/ヨミ） | / / |
| 第5著者 所属（和/英） | (略称： ) (略称： ) |
| 第6著者 氏名（和/英/ヨミ） | / / |
| 第6著者 所属（和/英） | (略称： ) (略称： ) |
| 第7著者 氏名（和/英/ヨミ） | / / |
| 第7著者 所属（和/英） | (略称： ) (略称： ) |
| 第8著者 氏名（和/英/ヨミ） | / / |
| 第8著者 所属（和/英） | (略称： ) (略称： ) |
| 第9著者 氏名（和/英/ヨミ） | / / |
| 第9著者 所属（和/英） | (略称： ) (略称： ) |
| 第10著者 氏名（和/英/ヨミ） | / / |
| 第10著者 所属（和/英） | (略称： ) (略称： ) |
| 第11著者 氏名（和/英/ヨミ） | / / |
| 第11著者 所属（和/英） | (略称： ) (略称： ) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2006-10-27 09:20:00 |
| 発表時間 | 20分 |
| 申込先研究会 | IPSJ-SLDM |
| 資料番号 | SIP2006-102, ICD2006-128, IE2006-80 |
| 巻番号（vol） | vol.106 |
| 号番号（no） | no.315(SIP), no.317(ICD), no.319(IE) |
| ページ範囲 | pp.7-12 |
| ページ数 | 6 |
| 発行日 | 2006-10-20 (SIP, ICD, IE) |
[研究会発表申込システムのトップページに戻る]