| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2006-09-26 10:00 動的再構成メモリを用いた遺伝的アルゴリズム専用プロセッサ ○塚原彰彦・金杉昭徳（東京電機大） エレソ技報アーカイブへのリンク：  SDM2006-160 |
|
| 抄録 | （和） | 本稿では, 動的再構成メモリを用いた遺伝的アルゴリズム(GA)専用プロセッサを提案する. 一般的なGA では, 集団数は常に一定である. そこで, 世代を二分し, その前半と後半とで解の精度と個体数を変えて探索する. 前半では, 解の精度を半分, 個体数を2 倍にして, 大まかな探索を行う. 後半では, 解の精度を2 倍, 集団数を半分にして, より詳細な探索を行う. 結果として, メモリ容量を増加させることなく探索能力を改善することができる. プロセッサをVHDL で記述し, 提案するプロセッサの有効性をシミュレーションにより確認した. |
| （英） | This paper proposes a novel processor for genetic algorithm (GA) using dynamically reconfigurable memory. Ingeneral GA, the number of population is always constant. However, the accuracy of the solution is low in the first-half stage. Then, the number of population is doubled at the expense of the accuracy of the solution, and the searching ability is improved in the first-half stage. Moreover, the number of population is reduced by half, and accuracy is improved in the second-half stage. As a result, the searching ability is improved without increasing the memory capacity. The processor was designed by using VHDL and the circuit was simulated. The effectiveness of the proposal processor was confirmed by logic simulations. | |
| キーワード | （和） | 遺伝的アルゴリズム / 動的再構成 / FPGA / / / / / |
| （英） | Genetic Algorithm / Dynamically Reconstruction / FPGA / / / / / | |
| 文献情報 | 信学技報, vol. 106, no. 254, VLD2006-39, pp. 1-6, 2006年9月. | |
| 資料番号 | VLD2006-39 | |
| 発行日 | 2006-09-18 (VLD, SDM) | |
| ISSN | Print edition: ISSN 0913-5685 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | エレソ技報アーカイブへのリンク：SDM2006-160 |
|
| 研究会情報 | |
| 研究会 | SDM VLD |
| 開催期間 | 2006-09-25 - 2006-09-26 |
| 開催地（和） | 機械振興会館 |
| 開催地（英） | Kikai-Shinko-Kaikan Bldg. |
| テーマ（和） | プロセス・デバイス・回路シミュレーションおよび一般 |
| テーマ（英） | Process, Device, Circuit Simulation, etc. |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2006-09-SDM-VLD |
| 本文の言語 | 日本語 |
| タイトル（和） | 動的再構成メモリを用いた遺伝的アルゴリズム専用プロセッサ |
| サブタイトル（和） | |
| タイトル（英） | A Processor for Genetic Algorithm using Dynamically Reconfigurable Memory |
| サブタイトル（英） | |
| キーワード(1)（和/英） | 遺伝的アルゴリズム / Genetic Algorithm |
| キーワード(2)（和/英） | 動的再構成 / Dynamically Reconstruction |
| キーワード(3)（和/英） | FPGA / FPGA |
| キーワード(4)（和/英） | / |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 塚原 彰彦 / Akihiko Tsukahara / ツカハラ アキヒコ |
| 第1著者 所属（和/英） | 東京電機大学 (略称： 東京電機大) Tokyo Denki University (略称： Tokyo Denki Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 金杉 昭徳 / Akinori Kanasugi / カナスギ アキノリ |
| 第2著者 所属（和/英） | 東京電機大学 (略称： 東京電機大) Tokyo Denki University (略称： Tokyo Denki Univ.) |
| 第3著者 氏名（和/英/ヨミ） | / / |
| 第3著者 所属（和/英） | (略称： ) (略称： ) |
| 第4著者 氏名（和/英/ヨミ） | / / |
| 第4著者 所属（和/英） | (略称： ) (略称： ) |
| 第5著者 氏名（和/英/ヨミ） | / / |
| 第5著者 所属（和/英） | (略称： ) (略称： ) |
| 第6著者 氏名（和/英/ヨミ） | / / |
| 第6著者 所属（和/英） | (略称： ) (略称： ) |
| 第7著者 氏名（和/英/ヨミ） | / / |
| 第7著者 所属（和/英） | (略称： ) (略称： ) |
| 第8著者 氏名（和/英/ヨミ） | / / |
| 第8著者 所属（和/英） | (略称： ) (略称： ) |
| 第9著者 氏名（和/英/ヨミ） | / / |
| 第9著者 所属（和/英） | (略称： ) (略称： ) |
| 第10著者 氏名（和/英/ヨミ） | / / |
| 第10著者 所属（和/英） | (略称： ) (略称： ) |
| 第11著者 氏名（和/英/ヨミ） | / / |
| 第11著者 所属（和/英） | (略称： ) (略称： ) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2006-09-26 10:00:00 |
| 発表時間 | 25分 |
| 申込先研究会 | VLD |
| 資料番号 | VLD2006-39, SDM2006-160 |
| 巻番号（vol） | vol.106 |
| 号番号（no） | no.254(VLD), no.256(SDM) |
| ページ範囲 | pp.1-6 |
| ページ数 | 6 |
| 発行日 | 2006-09-18 (VLD, SDM) |
[研究会発表申込システムのトップページに戻る]