| 講演抄録／キーワード |
| 講演名 |
2006-09-15 10:00
FPGA実装に適した多項式近似に基づく数値計算回路
○永山 忍（広島市大）・笹尾 勤（九工大）・Jon T. Butler（海軍大） |
| 抄録 |
（和） |
本稿は, k + 1 回微分可能な関数のk 次多項式近似に基づく数値計算回路の構成とその自動合成法を示す.
本数値計算回路は, 多項式の次数k を増加することによって実装に必要なメモリ量を削減できるが, その一方で, 実装
に必要な論理素子や乗算器の数が増加する. このトレードオフを考慮し, FPGA 上で使用可能なハードウェアリソース
の量に応じて最も効率の良い数値計算回路を得るために, 本稿では, FPGA 使用率という尺度を導入し, 最適な次数k を
求める. 実験により以下を示す: FPGA 上のすべてのハードウェアリソースを使えるとき, 1) 低精度(17 ビット精度ま
で) では, 線形近似が最も効率の良い実装をもたらす. 2) 高精度(18 ビットから24 ビット精度まで) では, 二次多項式近
似が最も効率の良い実装をもたらす. |
| （英） |
This paper presents an architecture and a synthesis method for numerical function generators (NFGs) based on a
kth-order polynomial approximation of a numerical function that is (k+1)-times differentiable. By increasing the polynomial
order k, we can reduce the memory size of NFGs for a wide range of functions. On the other hand, larger k requires more
logic elements and multipliers. To generate the most efficient NFGs depending on the unused hardware resources in an FPGA,
we introduce the FPGA utilization measure, and find an optimum polynomial order k. Experimental results show that: when
all hardware resources in an FPGA can be used for a single NFG, 1) for low-precision (up to 17 bits), 1st-order polynomial
approximation produces the most efficient implementation; and 2) for high-precision (18 to 24 bits), 2nd-order polynomial
approximation produces the most efficient implementation. |
| キーワード |
（和） |
不等区間分割 / LUTカスケード / Chebyshev近似多項式 / 数値計算回路 / FPGA使用率 / / / |
| （英） |
non-uniform segmentation / LUT cascade / Chebyshev approximation polynomial / numerical function generators (NFGs) / FPGA utilization measure / / / |
| 文献情報 |
信学技報, vol. 106, no. 247, RECONF2006-29, pp. 13-18, 2006年9月. |
| 資料番号 |
RECONF2006-29 |
| 発行日 |
2006-09-08 (RECONF) |
| ISSN |
Print edition: ISSN 0913-5685 |
| PDFダウンロード |
|
|