講演抄録/キーワード |
講演名 |
2006-08-18 12:05
超高集積を実現した65nmテクノロジのSoC向けデュアルポートSRAMの開発 ○今岡 進(ルネサスデザイン)・新居浩二(ルネサステクノロジ)・増田康浩(ルネサスデザイン)・薮内 誠・塚本康正・大林茂樹・五十嵐元繁・冨田和朗・坪井信生・牧野博之・石橋孝一郎・篠原尋史(ルネサステクノロジ) エレソ技報アーカイブへのリンク:SDM2006-148 ICD2006-102 |
抄録 |
(和) |
65nmテクノロジを適用した高密度の8T-dual-port(DP)-SRAMを開発した。プライオリティー行デコーダとビット線切替回路を用いて同一行アクセス時の競合を回避する新しいアクセス方式を提案することで、SRAMセルのドライバトランジスタのサイズを小さくし、更にレイアウトの工夫により、0.71um2というスケーリングトレンドを超えたセルサイズを実現した。通常DPセルは、6T-single-port(SP)セルの2倍程度のサイズであるが、今回開発したセルは、SPセルの1.44倍を達成した。 |
(英) |
We propose a new access scheme of synchronous dual-port (DP) SRAM that minimizes area of 8T-DP-cell and keeps cell stability. A priority row decoder circuit and shifted bit-line access scheme eliminates access conflict problem. Using 65nm CMOS technology (hp90), we fabricated 32KB DP-SRAM macros with the proposed scheme. We obtain 0.71um2 8T-DP-cell, which cell size is 1.44x larger than 6T-single-port (SP)-cell. |
キーワード |
(和) |
SRAM / デュアルポート / 2ポート / SNM / 65nm / hp90 / SoC / 高密度 |
(英) |
SRAM / dual-port / 8T-cell / SNM / 65nm / hp90 / SoC / high-density |
文献情報 |
信学技報, vol. 106, no. 206, SDM2006-148, pp. 133-136, 2006年8月. |
資料番号 |
SDM2006-148 |
発行日 |
2006-08-10 (SDM, ICD) |
ISSN |
Print edition: ISSN 0913-5685 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
エレソ技報アーカイブへのリンク:SDM2006-148 ICD2006-102 |