| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2006-06-08 13:00 ［特別招待講演］コンピュータアーキテクチャと集積回路技術の協調の必要性について ○安藤壽茂（富士通） エレソ技報アーカイブへのリンク：  ICD2006-44 |
|
| 抄録 | （和） | 半導体の微細化の進展により多数のトランジスタが集積可能となり，これが産業発展を牽引してきた。しかし，消費電力の増大がプロセッサの性能向上を制約する要因となってきており，エネルギー効率の改善が重要となってきている。また，微細化が物理的な限界に近付くにつれ，トランジスタ特性のばらつきや，各種リーク電流の増大などの負の影響が顕在化してきており，これらの影響を克服して動作安定度の確保，歩留まりの確保をおこなう必要がある。 これらの問題は半導体テクノロジや回路設計だけでは解決できない状況になっており，論理設計やアーキテクチャを含め，総合的なアプローチによる解決が必要であると考えられる。 以下において，微細化に伴う問題を概観し，小規模コア並列化，低電源電圧化によるマイクロプロセッサのエネルギー効率の改善や冗長構成による歩留まりの改善の例を述べ，これらの問題の解決の方向性を述べる。 |
| （英） | Moor's law continuously gives us more transistors. But, recently, increase in power dissipation becomes the limiting factor of performance improvement of a microprocessor. Also, the device parameter variation became significantly large as the scaling is nearing the physical limit. It is not possible to overcome these issues with semiconductor technology and circuit design only. It is imperative for the logic designers and computer architects join the semiconductor and circuit designers for the battle to overcome these negative effects and to achieve higher performance, reliable operation and acceptable yield. This presentation overviews scaling related issues and also outline the proposed solutions. |
|
| キーワード | （和） | 微細化 / マイクロプロセッサ / 低電力化 / 高信頼化 / 冗長 / / / |
| （英） | scaling / microprocessor / low power / high reliability / redundancy / / / | |
| 文献情報 | 信学技報, vol. 106, pp. 25-30, 2006年6月. | |
| 資料番号 | ||
| 発行日 | 2006-06-01 (ICD) | |
| ISSN | Print edition: ISSN 0913-5685 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | エレソ技報アーカイブへのリンク：ICD2006-44 |
|
| 研究会情報 | |
| 研究会 | ICD IPSJ-ARC |
| 開催期間 | 2006-06-08 - 2006-06-09 |
| 開催地（和） | NEC玉川ルネッサンスシティ |
| 開催地（英） | |
| テーマ（和） | 集積回路技術とアーキテクチャ技術の協調・融合へ向けた、プロセッサ、並列処理、システムLSIアーキテクチャおよび一般 |
| テーマ（英） | |
| 講演論文情報の詳細 | |
| 申込み研究会 | IPSJ-ARC |
| 会議コード | 2006-06-ICD-IPSJ-ARC |
| 本文の言語 | 日本語 |
| タイトル（和） | コンピュータアーキテクチャと集積回路技術の協調の必要性について |
| サブタイトル（和） | |
| タイトル（英） | The need of a collaboration between the computer architecture and the integrated circuit technology |
| サブタイトル（英） | |
| キーワード(1)（和/英） | 微細化 / scaling |
| キーワード(2)（和/英） | マイクロプロセッサ / microprocessor |
| キーワード(3)（和/英） | 低電力化 / low power |
| キーワード(4)（和/英） | 高信頼化 / high reliability |
| キーワード(5)（和/英） | 冗長 / redundancy |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 安藤 壽茂 / Hisashige Ando / |
| 第1著者 所属（和/英） | 富士通株式会社サーバシステム事業本部 (略称： 富士通) Fujitsu Ltd. Server sysytem business group (略称： Fujitsu Ltd.) |
| 第2著者 氏名（和/英/ヨミ） | / / |
| 第2著者 所属（和/英） | (略称： ) (略称： ) |
| 第3著者 氏名（和/英/ヨミ） | / / |
| 第3著者 所属（和/英） | (略称： ) (略称： ) |
| 第4著者 氏名（和/英/ヨミ） | / / |
| 第4著者 所属（和/英） | (略称： ) (略称： ) |
| 第5著者 氏名（和/英/ヨミ） | / / |
| 第5著者 所属（和/英） | (略称： ) (略称： ) |
| 第6著者 氏名（和/英/ヨミ） | / / |
| 第6著者 所属（和/英） | (略称： ) (略称： ) |
| 第7著者 氏名（和/英/ヨミ） | / / |
| 第7著者 所属（和/英） | (略称： ) (略称： ) |
| 第8著者 氏名（和/英/ヨミ） | / / |
| 第8著者 所属（和/英） | (略称： ) (略称： ) |
| 第9著者 氏名（和/英/ヨミ） | / / |
| 第9著者 所属（和/英） | (略称： ) (略称： ) |
| 第10著者 氏名（和/英/ヨミ） | / / |
| 第10著者 所属（和/英） | (略称： ) (略称： ) |
| 第11著者 氏名（和/英/ヨミ） | / / |
| 第11著者 所属（和/英） | (略称： ) (略称： ) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2006-06-08 13:00:00 |
| 発表時間 | 50分 |
| 申込先研究会 | IPSJ-ARC |
| 資料番号 | ICD2006-44 |
| 巻番号（vol） | vol.106 |
| 号番号（no） | no.92 |
| ページ範囲 | pp.25-30 |
| ページ数 | 6 |
| 発行日 | 2006-06-01 (ICD) |
[研究会発表申込システムのトップページに戻る]