講演抄録/キーワード |
講演名 |
2006-05-26 15:45
1Tb/s 3Wチップ間誘導結合クロックデータトランシーバ ○三浦典之・溝口大介・井上眞梨・新津葵一(慶大)・中川源洋・田子雅基・深石宗生(NEC)・桜井貴康(東大)・黒田忠広(慶大) エレソ技報アーカイブへのリンク:ICD2006-38 |
抄録 |
(和) |
1Tb/s 3Wチップ間トランシーバを開発した.1GHzのクロックおよび1チャネルあたり1Gb/sのデータを誘導結合を介して伝送する.1024チャネルのデータ送受信器を30umピッチで配列した.0.18um CMOSで製造したトランシーバチップの総レイアウト面積は2mm^2,チップ厚は10umである.4相TDMAによりクロストークを削減し,BERは10^-13以下の通信ができる.バイフェーズ変調によりデータ送受信器のノイズ耐性を高めて,低消費電力化した.これは,「Cellプロセッサ」に採用されたRambus社のチップ間インタフェース技術「FlexIO」と比べて,3.3倍高速で,1/2の電力で,1/7のエネルギーで,およそ1/4の面積である.我々の一連の研究成果は,3年連続してISSCCの将来技術(Technology Directions)のセッションに採択された. |
(英) |
A 1Tb/s 3W inter-chip transceiver transmits clock and data by inductive coupling at a clock rate of 1GHz and data rate of 1Gb/s per channel. 1024 data transceivers are arranged with a pitch of 30um. The total layout are is 2mm^2 in 0.18um CMOS and the chip thickness is 10um. 4-phase TDMA reduces crosstalk and the BER is <10^-13. Bi-phase modulation is used to improve noise immunity, reducing power in the transceiver. |
キーワード |
(和) |
/ / / / / / / |
(英) |
/ / / / / / / |
文献情報 |
信学技報, vol. 106, no. 71, ICD2006-38, pp. 95-100, 2006年5月. |
資料番号 |
ICD2006-38 |
発行日 |
2006-05-18 (ICD) |
ISSN |
Print edition: ISSN 0913-5685 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
エレソ技報アーカイブへのリンク:ICD2006-38 |