| 講演抄録／キーワード |
| 講演名 |
2006-05-18 14:45
チップ内ネットワークを用いたマルチタスク向けリコンフィギャラブルアーキテクチャの検討
○長谷川揚平・松谷宏紀（慶大）・鯉渕道紘（NII）・天野英晴（慶大） |
| 抄録 |
（和） |
本論文では，リコンフィギャラブルコアを基本演算ユニットとし，複数のコアをチップ内ネットワークを用いて接続するリコンフィギャラブルアーキテクチャを提案する．本アーキテクチャでは，ストリーミングデータと構成情報の2つのコア間通信を1つのパケットネットワークに統合した点が特徴である．リコンフィギャラブルシステムにおけるアプリケーションの動作方式としては，演算データをコア間で移動させるパイプライン方式と，構成情報を移動させる方式が提唱されているが，両者は生じる通信パターンが大きく異なる．そのため，ネットワークの設計が，柔軟な特性をもつ本アーキテクチャの設計の鍵を握る．本稿ではコアのアーキテクチャとして NEC エレクトロニクス社の DRP-1 を想定し，JPEG エンコーダを例としてシミュレーションによる性能評価を行った．評価結果より，コア間で構成情報の転送が頻繁に発生する構成情報移動方式と比較すると，パイプライン動作の方がスループットの観点ではネットワークを効率良く使うことができることが分かった．一方で，構成情報用のキャッシュを設け，構成情報転送の経路を分散させることで，スループットを向上させることが可能であることがわかった． |
| （英） |
A reconfigurable processor architecture which employs on-chip networks to connect multiple reconfigurable cores. Both the processed stream data and configuration data are integrated into a single packet and transferred in a unique network. Two application execution methods: task-level pipelining policy and configuration moving policy can be applied into the proposed architecture. Since these methods require different communication traffic, analysis of the network performance is indispensable. In this report, we designed each task of the JPEG encoder on the NEC electronics' DRP-1, and evaluated the performance of two execution methods using the flit-level network simulator. As a result, the pipelining policy outperformed the configuration moving policy from the viewpoint of the throughput. Even in the case of configuration moving policy, simulation result shows that the configuration cache can distribute the configuration data between each core to improve the throughput. |
| キーワード |
（和） |
リコンフィギャラブルアーキテクチャ / チップ内ネットワーク / マルチタスク / ストリーム処理 / / / / |
| （英） |
Reconfigurable Architectures / On-chip Networks / Multitasking / Stream Processing / / / / |
| 文献情報 |
信学技報, vol. 106, no. 49, RECONF2006-5, pp. 25-30, 2006年5月. |
| 資料番号 |
RECONF2006-5 |
| 発行日 |
2006-05-11 (RECONF) |
| ISSN |
Print edition: ISSN 0913-5685 |
| PDFダウンロード |
|