お知らせ 2023年度・2024年度 学生員 会費割引キャンペーン実施中です
お知らせ 技術研究報告と和文論文誌Cの同時投稿施策(掲載料1割引き)について
お知らせ 電子情報通信学会における研究会開催について
お知らせ NEW 参加費の返金について
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2006-03-20 14:40
バイナリニューラルネットワークのGA学習法に適した専用プロセッサの開発
高橋章郎平根達也中野秀洋宮内 新武蔵工大
抄録 (和) 本稿では,バイナリニューラルネットワーク(BNN)のGA学習法の実行に適した専用プロセッサシステムを提案する.まず,実装した専用命令や,全体的なアーキテクチャ,プロセッサ内の各ユニットについて説明する.次に,提案するプロセッサシステムと汎用コンピュータを用いてそれぞれ学習アルゴリズムを実行し,その実行時間と学習性能を比較する.提案するプロセッサシステムは汎用コンピュータよりもはるかに高速に学習が行えることを示す. 
(英) In this paper, we propose a specified processor system suited for executing a GA-based learning method to Binary Neural Networks (BNNs). First, we explain specified instruction sets, overall architecture, and each processing unit in the processor. Next, we execute learning algorithms by using the proposed processor system and by using a general-purpose computer respectively. We then compare those execution time and learning performances. We show that the proposed processor system can perform much faster learning than the general-purpose computer.
キーワード (和) 遺伝的アルゴリズム / バイナリニューラルネットワーク / プロセッサシステム / / / / /  
(英) Genetic Algorithm / Binary Neural Network / Processor System / / / / /  
文献情報 信学技報, vol. 105, no. 675, NLP2005-145, pp. 47-52, 2006年3月.
資料番号 NLP2005-145 
発行日 2006-03-13 (NLP) 
ISSN Print edition: ISSN 0913-5685
PDFダウンロード

研究会情報
研究会 NLP  
開催期間 2006-03-20 - 2006-03-21 
開催地(和) 法政大学(市ヶ谷) 
開催地(英) Hosei Univ.(Ichigaya Campus) 
テーマ(和) 一般 
テーマ(英) general 
講演論文情報の詳細
申込み研究会 NLP 
会議コード 2006-03-NLP 
本文の言語 日本語 
タイトル(和) バイナリニューラルネットワークのGA学習法に適した専用プロセッサの開発 
サブタイトル(和)  
タイトル(英) Development of a specified processor suited for GA-based learning to binary neural networks 
サブタイトル(英)  
キーワード(1)(和/英) 遺伝的アルゴリズム / Genetic Algorithm  
キーワード(2)(和/英) バイナリニューラルネットワーク / Binary Neural Network  
キーワード(3)(和/英) プロセッサシステム / Processor System  
キーワード(4)(和/英) /  
キーワード(5)(和/英) /  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 高橋 章郎 / Akio Takahashi / タカハシ アキオ
第1著者 所属(和/英) 武蔵工業大学 (略称: 武蔵工大)
Musashi Institute of Technology (略称: Musashi Inst. Tech.)
第2著者 氏名(和/英/ヨミ) 平根 達也 / Tatsuya Hirane / ヒラネ タツヤ
第2著者 所属(和/英) 武蔵工業大学 (略称: 武蔵工大)
Musashi Institute of Technology (略称: Musashi Inst. Tech.)
第3著者 氏名(和/英/ヨミ) 中野 秀洋 / Hidehiro Nakano / ナカノ ヒデヒロ
第3著者 所属(和/英) 武蔵工業大学 (略称: 武蔵工大)
Musashi Institute of Technology (略称: Musashi Inst. Tech.)
第4著者 氏名(和/英/ヨミ) 宮内 新 / Arata Miyauchi / ミヤウチ アラタ
第4著者 所属(和/英) 武蔵工業大学 (略称: 武蔵工大)
Musashi Institute of Technology (略称: Musashi Inst. Tech.)
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者 第1著者 
発表日時 2006-03-20 14:40:00 
発表時間 25分 
申込先研究会 NLP 
資料番号 NLP2005-145 
巻番号(vol) vol.105 
号番号(no) no.675 
ページ範囲 pp.47-52 
ページ数
発行日 2006-03-13 (NLP) 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会