講演抄録/キーワード |
講演名 |
2006-03-10 09:15
微細MOSFETのリーク電流を考慮したシステムLSIの高速低消費電力設計法 ○渡辺重佳(湘南工科大) エレソ技報アーカイブへのリンク:ICD2005-239 |
抄録 |
(和) |
MOSFETのリーク電流が流れる場合のシステムLSIの低消費電力化に対する並列処理の効果を組み込み用プロセッサをモチーフとして見積もった。リーク電流としてサブスレッショルドリーク、ゲートリークいずれが流れる場合も並列処理は充放電電流の場合と同様に有効であることが分かった(ゲート長50nmのMOSFETを用いた場合、GHz動作を半分以下の消費電力で実現可能)。ゲートリークが多い場合には電源電圧の設定値の最適化が低消費電力化のため重要となる。具体的な実現手段として、並列処理部分を直列に接続した方式に関して検討した。 |
(英) |
Low power design of system LSI in the presence of leakage current has been described. By using parallel processing architecture the active power of embedded processor can be reduced to 1/2 for 2 parallel, 1/5 for 3 parallel case. |
キーワード |
(和) |
システムLSI / 並列処理 / MOSFET / リーク電流 / サブスレッショルドリーク電流 / ゲートリーク電流 / / |
(英) |
system LSI / parallel processing / MOSFET / leakage current / gate leakage current / sub-threshold leakage current / / |
文献情報 |
信学技報, vol. 105, no. 647, ICD2005-239, pp. 1-6, 2006年3月. |
資料番号 |
ICD2005-239 |
発行日 |
2006-03-03 (VLD, ICD) |
ISSN |
Print edition: ISSN 0913-5685 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
エレソ技報アーカイブへのリンク:ICD2005-239 |