| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2005-12-01 09:55 パス遅延故障を検出するための等距離遷移回路の提案 ○趙 顯秀・吉田たけお（琉球大） エレソ技報アーカイブへのリンク：  ICD2005-157 |
|
| 抄録 | （和） | 本稿では，パス遅延故障を検出するための等距離遷移回路を提案する．パス遅延故障は，同期式順序回路中のレジスタの値に影響を及ぼすため，レジスタの値を観測する必要がある． 本稿では，同期式順序回路中の組み合わせ回路の入力と出力を符号化し，レジスタの値が符号語か否かを観測することにより，パス遅延故障を検出する方法について述べる．また，そのために符号が満たすべき条件を示し，この条件を満たす組み合わせ回路として等距離遷移回路を提案する．さらに，この等距離遷移回路が，パス遅延故障に対してフォールトセキュアとなることを示す． 最後に，ITC'99 ベンチマーク回路を等距離遷移回路として設計し，等距離遷移回路の評価を行う． |
| （英） | In this paper, we propose a equidistant transition circuit for detecting path delay faults. A value of each register in sequential circuits is necessary to be checked because of path delay faults affect it. In this paper, we describe a method for detecting path delay faults by observing whether a value of register is a codeword or a non-codeword, after both the input and the output of combinational circuits in sequential circuits are encoded. In addition, we show that a proposed equidistant transition circuit is fault secure for path delay faults. We also show that the evaluation of ITC'99 benchmark circuits which are adopted the proposed method. |
|
| キーワード | （和） | パス遅延故障 / 故障検出 / 配線遅延 / 等距離遷移回路 / 等距離符号 / / / |
| （英） | Path Delay Faults / Fault Detection / Wiring Delay / Equidistant Transition Circuit / Equidistant code / / / | |
| 文献情報 | 信学技報, vol. 105, no. 448, DC2005-39, pp. 7-12, 2005年11月. | |
| 資料番号 | DC2005-39 | |
| 発行日 | 2005-11-24 (VLD, ICD, DC) | |
| ISSN | Print edition: ISSN 0913-5685 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | エレソ技報アーカイブへのリンク：ICD2005-157 |
|
| 研究会情報 | |
| 研究会 | VLD ICD DC IPSJ-SLDM |
| 開催期間 | 2005-11-30 - 2005-12-02 |
| 開催地（和） | 北九州国際会議場 |
| 開催地（英） | Kitakyushu International Conference Center |
| テーマ（和） | VLSI の設計/検証/テストおよび一般(デザインガイア) |
| テーマ（英） | Design/Verification/Test of VLSI systems, etc. |
| 講演論文情報の詳細 | |
| 申込み研究会 | DC |
| 会議コード | 2005-11-VLD-ICD-DC-IPSJ-SLDM |
| 本文の言語 | 日本語 |
| タイトル（和） | パス遅延故障を検出するための等距離遷移回路の提案 |
| サブタイトル（和） | |
| タイトル（英） | A equidistant transition circuit for detecting path-delay faults |
| サブタイトル（英） | |
| キーワード(1)（和/英） | パス遅延故障 / Path Delay Faults |
| キーワード(2)（和/英） | 故障検出 / Fault Detection |
| キーワード(3)（和/英） | 配線遅延 / Wiring Delay |
| キーワード(4)（和/英） | 等距離遷移回路 / Equidistant Transition Circuit |
| キーワード(5)（和/英） | 等距離符号 / Equidistant code |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 趙 顯秀 / Hyonsu Cho / チョウ ヒョンス |
| 第1著者 所属（和/英） | 琉球大学 (略称： 琉球大) University of the Ryukyus (略称： Univ. of the Ryukyus) |
| 第2著者 氏名（和/英/ヨミ） | 吉田 たけお / Takeo Yoshida / ヨシダ タケオ |
| 第2著者 所属（和/英） | 琉球大学 (略称： 琉球大) University of the Ryukyus (略称： Univ. of the Ryukyus) |
| 第3著者 氏名（和/英/ヨミ） | / / |
| 第3著者 所属（和/英） | (略称： ) (略称： ) |
| 第4著者 氏名（和/英/ヨミ） | / / |
| 第4著者 所属（和/英） | (略称： ) (略称： ) |
| 第5著者 氏名（和/英/ヨミ） | / / |
| 第5著者 所属（和/英） | (略称： ) (略称： ) |
| 第6著者 氏名（和/英/ヨミ） | / / |
| 第6著者 所属（和/英） | (略称： ) (略称： ) |
| 第7著者 氏名（和/英/ヨミ） | / / |
| 第7著者 所属（和/英） | (略称： ) (略称： ) |
| 第8著者 氏名（和/英/ヨミ） | / / |
| 第8著者 所属（和/英） | (略称： ) (略称： ) |
| 第9著者 氏名（和/英/ヨミ） | / / |
| 第9著者 所属（和/英） | (略称： ) (略称： ) |
| 第10著者 氏名（和/英/ヨミ） | / / |
| 第10著者 所属（和/英） | (略称： ) (略称： ) |
| 第11著者 氏名（和/英/ヨミ） | / / |
| 第11著者 所属（和/英） | (略称： ) (略称： ) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2005-12-01 09:55:00 |
| 発表時間 | 25分 |
| 申込先研究会 | DC |
| 資料番号 | VLD2005-62, ICD2005-157, DC2005-39 |
| 巻番号（vol） | vol.105 |
| 号番号（no） | no.442(VLD), no.445(ICD), no.448(DC) |
| ページ範囲 | pp.7-12 |
| ページ数 | 6 |
| 発行日 | 2005-11-24 (VLD, ICD, DC) |
[研究会発表申込システムのトップページに戻る]