講演抄録/キーワード |
講演名 |
2005-11-30 16:35
遅延変動特性を考慮したタイミング信号設計方式に関する検討 ○今井 雅・渡邊孝一・近藤正章・中村 宏・南谷 崇(東大) エレソ技報アーカイブへのリンク:ICD2005-154 |
抄録 |
(和) |
VLSI製造加工技術の進歩に伴い素子の微細化・システムの大規模化・低電源電
圧化が進んでおり、様々な要因による遅延変動が速度性能に深刻な影響を与え
ている。VLSIを構成する素子の遅延変動特性はそれぞれの要因毎に大きく異な
るが、従来の設計手法では変動特性の違いはほとんど考慮されてこなかった。
一方、タイミング信号としてはクロック信号を用いる同期式設計方式の他、多
ビットデータの安定を示す1ビットのタイミング信号を付加する束データ方式や、
1ビット毎にタイミング情報を付加する2線2相式などの非同期式設計方式がある。
本稿では、今後のテクノロジにおける遅延変動特性を考慮し、タイミング信号
設計方式の得失利害の検討を行った結果を示す。 |
(英) |
As the VLSI technology advances, delay variations become extremely
large. There are many factors that cause delay variation in different
ways. However, in traditional design styles, the characteristics of
delay variations have not been considered. On the other hand, there are
many timing signals like a clock signal in synchronous systems, a strobe
signal based on asynchronous bundled-data transfer circuits, and
dual-rail encoded data in asynchronous circuits based on the 4-phase
handshake protocol. In this paper, we discuss about timing signal design
considering delay variations in the future process technology. |
キーワード |
(和) |
非同期式システム / 遅延変動 / 相対遅延変動率 / 束データ方式 / 2線2相式 / / / |
(英) |
Asynchronous System / Delay Variation / Scaling Variation / Bundled-data Transfer / 4-phase dual-rail / / / |
文献情報 |
信学技報, vol. 105, no. 441, VLD2005-59, pp. 31-36, 2005年11月. |
資料番号 |
VLD2005-59 |
発行日 |
2005-11-23 (VLD, ICD, DC) |
ISSN |
Print edition: ISSN 0913-5685 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
エレソ技報アーカイブへのリンク:ICD2005-154 |