お知らせ 2023年度・2024年度 学生員 会費割引キャンペーン実施中です
お知らせ 技術研究報告と和文論文誌Cの同時投稿施策(掲載料1割引き)について
お知らせ 電子情報通信学会における研究会開催について
お知らせ NEW 参加費の返金について
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2005-11-30 16:35
遅延変動特性を考慮したタイミング信号設計方式に関する検討
今井 雅渡邊孝一近藤正章中村 宏南谷 崇東大エレソ技報アーカイブへのリンク:ICD2005-154
抄録 (和) VLSI製造加工技術の進歩に伴い素子の微細化・システムの大規模化・低電源電
圧化が進んでおり、様々な要因による遅延変動が速度性能に深刻な影響を与え
ている。VLSIを構成する素子の遅延変動特性はそれぞれの要因毎に大きく異な
るが、従来の設計手法では変動特性の違いはほとんど考慮されてこなかった。
一方、タイミング信号としてはクロック信号を用いる同期式設計方式の他、多
ビットデータの安定を示す1ビットのタイミング信号を付加する束データ方式や、
1ビット毎にタイミング情報を付加する2線2相式などの非同期式設計方式がある。
本稿では、今後のテクノロジにおける遅延変動特性を考慮し、タイミング信号
設計方式の得失利害の検討を行った結果を示す。 
(英) As the VLSI technology advances, delay variations become extremely
large. There are many factors that cause delay variation in different
ways. However, in traditional design styles, the characteristics of
delay variations have not been considered. On the other hand, there are
many timing signals like a clock signal in synchronous systems, a strobe
signal based on asynchronous bundled-data transfer circuits, and
dual-rail encoded data in asynchronous circuits based on the 4-phase
handshake protocol. In this paper, we discuss about timing signal design
considering delay variations in the future process technology.
キーワード (和) 非同期式システム / 遅延変動 / 相対遅延変動率 / 束データ方式 / 2線2相式 / / /  
(英) Asynchronous System / Delay Variation / Scaling Variation / Bundled-data Transfer / 4-phase dual-rail / / /  
文献情報 信学技報, vol. 105, no. 441, VLD2005-59, pp. 31-36, 2005年11月.
資料番号 VLD2005-59 
発行日 2005-11-23 (VLD, ICD, DC) 
ISSN Print edition: ISSN 0913-5685
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード エレソ技報アーカイブへのリンク:ICD2005-154

研究会情報
研究会 VLD ICD DC IPSJ-SLDM  
開催期間 2005-11-30 - 2005-12-02 
開催地(和) 北九州国際会議場 
開催地(英) Kitakyushu International Conference Center 
テーマ(和) VLSI の設計/検証/テストおよび一般(デザインガイア) 
テーマ(英) Design/Verification/Test of VLSI systems, etc. 
講演論文情報の詳細
申込み研究会 VLD 
会議コード 2005-11-VLD-ICD-DC-IPSJ-SLDM 
本文の言語 日本語 
タイトル(和) 遅延変動特性を考慮したタイミング信号設計方式に関する検討 
サブタイトル(和)  
タイトル(英) A Discussion about Timing Signal Design Considering Delay Variation 
サブタイトル(英)  
キーワード(1)(和/英) 非同期式システム / Asynchronous System  
キーワード(2)(和/英) 遅延変動 / Delay Variation  
キーワード(3)(和/英) 相対遅延変動率 / Scaling Variation  
キーワード(4)(和/英) 束データ方式 / Bundled-data Transfer  
キーワード(5)(和/英) 2線2相式 / 4-phase dual-rail  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 今井 雅 / Masashi Imai / イマイ マサシ
第1著者 所属(和/英) 東京大学 (略称: 東大)
The University of Tokyo (略称: Univ. Tokyo)
第2著者 氏名(和/英/ヨミ) 渡邊 孝一 / Kouichi Watanabe /
第2著者 所属(和/英) 東京大学 (略称: 東大)
The University of Tokyo (略称: Univ. Tokyo)
第3著者 氏名(和/英/ヨミ) 近藤 正章 / Masaaki Kondo / コンドウ マサアキ
第3著者 所属(和/英) 東京大学 (略称: 東大)
The University of Tokyo (略称: Univ. Tokyo)
第4著者 氏名(和/英/ヨミ) 中村 宏 / Hiroshi Nakamura / ナカムラ ヒロシ
第4著者 所属(和/英) 東京大学 (略称: 東大)
The University of Tokyo (略称: Univ. Tokyo)
第5著者 氏名(和/英/ヨミ) 南谷 崇 / Takashi Nanya / ナンヤ タカシ
第5著者 所属(和/英) 東京大学 (略称: 東大)
The University of Tokyo (略称: Univ. Tokyo)
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者 第1著者 
発表日時 2005-11-30 16:35:00 
発表時間 25分 
申込先研究会 VLD 
資料番号 VLD2005-59, ICD2005-154, DC2005-36 
巻番号(vol) vol.105 
号番号(no) no.441(VLD), no.444(ICD), no.447(DC) 
ページ範囲 pp.31-36 
ページ数
発行日 2005-11-23 (VLD, ICD, DC) 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会