講演抄録/キーワード |
講演名 |
2005-11-30 17:00
bit単位の遅延変動を考慮した高性能低消費電力演算回路の設計 ○渡邊孝一・今井 雅・近藤正章・中村 宏・南谷 崇(東大) エレソ技報アーカイブへのリンク:ICD2005-155 |
抄録 |
(和) |
VLSIテクノロジの進歩に伴い、遅延変動が深刻となっている。
2線2相非同期式回路はbit単位の遅延変動に強いが、1線式のものに比べて消費エネルギーが2倍以上になってしまう。
ところが、演算回路領域では連続して入力されるデータの上位bitが殆んど遷移せず、演算結果に反映されない。
本稿では2線2相非同期式回路の消費エネルギーを減らすための非遷移bit制御手法を提案する。
シミュレーションにより得られた消費エネルギーと性能ペナルティを従来の2線2相非同期式回路と比較した結果、提案手法は2線2相非同期式回路の消費エネルギーと性能を大幅に改善したので報告する。 |
(英) |
As the VLSI technology advances, delay variations will become more serious.
Delay insensitive asynchronous dual-rail circuits tolerate any delay variation, but its energy consumption is more than twice of the single-rail circuit.
However, in functional units, a significant number of input bits may not change from the previous input.
Thus, we propose a method called unflip-bits control.
We evaluate the energy consumption and performance penalty for the method using simulators, and compare the method with conventional dual-rail circuit and a synchronous circuit.
Our evaluation results reveal that the proposed unflip-bits control is quite effective method of reducing the energy consumption and performance penalty of the asynchronous dual-rail circuit. |
キーワード |
(和) |
遅延変動 / 2線2相非同期式回路 / 演算回路領域 / 非遷移bit制御 / / / / |
(英) |
Delay Variation / Dual-rail Asynchronous Circuit / Functional Unit / Unflip-Bit Control / / / / |
文献情報 |
信学技報, vol. 105, no. 441, VLD2005-60, pp. 37-42, 2005年11月. |
資料番号 |
VLD2005-60 |
発行日 |
2005-11-23 (VLD, ICD, DC) |
ISSN |
Print edition: ISSN 0913-5685 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
エレソ技報アーカイブへのリンク:ICD2005-155 |