| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2005-10-20 15:30 キャッシュ内蔵SDRAMのレイテンシを短縮できるメモリコントローラの提案 ○三浦誓士・秋山 悟（日立） エレソ技報アーカイブへのリンク：  ICD2005-129 |
|
| 抄録 | （和） | キャッシュ内蔵SDRAMのレイテンシを短縮するメモリコントローラを提案した。本コントローラはアドレスアライメント制御ブロックおよびダミーキャッシュ制御ブロックから構成される。ベンチマークプログラムによる性能評価を行った結果、 標準SDRAMのセンスアンプをキャッシュメモリとして利用するセンスアンプキャッシュ制御方式と比較し、レイテンシを最大25%短縮でき、プログラム実行時間を最大13%短縮できることを確認した。また、0.18-μm CMOS テクノロジを想定し、本コントローラのゲート規模を評価した。その結果、電源電圧1.8V時に、動作周波数133MHzを実現する本コントローラのゲート規模は9.2kゲートとなった。 |
| （英） | The proposed controller has two main control schemes, address-alignment control and dummy-cache control scheme. These two schemes cooperatively control cached SDRAM to reduce its latency. Testing of the controller using benchmark programs demonstrated that latency was reduced 25% and execution time was reduced 13% compare to those of a sense-amplifier cache controller for standard SDRAM. The proposed controller requires 9.3Kgates at a supply voltage of 1.8V and an operating frequency of 133MHz. | |
| キーワード | （和） | キャッシュメモリ内蔵SDRAM / メモリコントローラ / レイテンシ / ダミーキャッシュ制御 / / / / |
| （英） | cached SDRAM / memory controller / latency / dummy-cache control scheme / / / / | |
| 文献情報 | 信学技報, vol. 105, no. 351, ICD2005-129, pp. 89-93, 2005年10月. | |
| 資料番号 | ICD2005-129 | |
| 発行日 | 2005-10-13 (SIP, ICD, IE) | |
| ISSN | Print edition: ISSN 0913-5685 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | エレソ技報アーカイブへのリンク：ICD2005-129 |
|
| 研究会情報 | |
| 研究会 | SIP ICD IE IPSJ-SLDM |
| 開催期間 | 2005-10-20 - 2005-10-21 |
| 開催地（和） | 作並温泉一の坊 |
| 開催地（英） | Ichinobo, Sakunami-Spa |
| テーマ（和） | プロセッサ、DSP、画像処理技術及び一般 (オーガナイザ：亀山充隆 (東北大学)) |
| テーマ（英） | Processor, DSP, Image Engineering and etc. |
| 講演論文情報の詳細 | |
| 申込み研究会 | ICD |
| 会議コード | 2005-10-SIP-ICD-IE-IPSJ-SLDM |
| 本文の言語 | 日本語 |
| タイトル（和） | キャッシュ内蔵SDRAMのレイテンシを短縮できるメモリコントローラの提案 |
| サブタイトル（和） | |
| タイトル（英） | A Memory Controller that Reduces Latency of Cached SDRAM |
| サブタイトル（英） | |
| キーワード(1)（和/英） | キャッシュメモリ内蔵SDRAM / cached SDRAM |
| キーワード(2)（和/英） | メモリコントローラ / memory controller |
| キーワード(3)（和/英） | レイテンシ / latency |
| キーワード(4)（和/英） | ダミーキャッシュ制御 / dummy-cache control scheme |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 三浦 誓士 / Seiji Miura / ミウラ セイジ |
| 第1著者 所属（和/英） | 日立製作所 (略称： 日立) Hitachi,Ltd (略称： Hitachi,Ltd) |
| 第2著者 氏名（和/英/ヨミ） | 秋山 悟 / Satoru Akiyama / |
| 第2著者 所属（和/英） | 日立製作所 (略称： 日立) Hitachi,Ltd (略称： Hitachi,Ltd) |
| 第3著者 氏名（和/英/ヨミ） | / / |
| 第3著者 所属（和/英） | (略称： ) (略称： ) |
| 第4著者 氏名（和/英/ヨミ） | / / |
| 第4著者 所属（和/英） | (略称： ) (略称： ) |
| 第5著者 氏名（和/英/ヨミ） | / / |
| 第5著者 所属（和/英） | (略称： ) (略称： ) |
| 第6著者 氏名（和/英/ヨミ） | / / |
| 第6著者 所属（和/英） | (略称： ) (略称： ) |
| 第7著者 氏名（和/英/ヨミ） | / / |
| 第7著者 所属（和/英） | (略称： ) (略称： ) |
| 第8著者 氏名（和/英/ヨミ） | / / |
| 第8著者 所属（和/英） | (略称： ) (略称： ) |
| 第9著者 氏名（和/英/ヨミ） | / / |
| 第9著者 所属（和/英） | (略称： ) (略称： ) |
| 第10著者 氏名（和/英/ヨミ） | / / |
| 第10著者 所属（和/英） | (略称： ) (略称： ) |
| 第11著者 氏名（和/英/ヨミ） | / / |
| 第11著者 所属（和/英） | (略称： ) (略称： ) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2005-10-20 15:30:00 |
| 発表時間 | 20分 |
| 申込先研究会 | ICD |
| 資料番号 | SIP2005-110, ICD2005-129, IE2005-74 |
| 巻番号（vol） | vol.105 |
| 号番号（no） | no.349(SIP), no.351(ICD), no.353(IE) |
| ページ範囲 | pp.89-93 |
| ページ数 | 5 |
| 発行日 | 2005-10-13 (SIP, ICD, IE) |
[研究会発表申込システムのトップページに戻る]