| 講演抄録／キーワード |
| 講演名 |
2005-09-16 09:00
プログラマブル数値計算回路のアーキテクチャとその合成法
○永山 忍（広島市大）・笹尾 勤（九工大）・Jon T. Butler（海軍大） |
| 抄録 |
（和） |
本稿は, 三角関数, 対数関数, 平方根演算, 逆数演算などの関数を計算する数値計算回路のアーキテクチャとその自動合成法を提案する. 本数値計算回路は, LUT (Look-Up Table)カスケードを用いて与えられた定義域を不等区間に分割し, 数値関数を各区間ごとに線形多項式で近似する. このため, 従来のアーキテクチャでは実現が困難な, 変化の激しい多様な関数に対しても, 本アーキテクチャは, 高速でコンパクトな数値計算回路を合成できる. 本数値計算回路は, MATLAB等で記述された仕様から自動合成でき, 本稿では, 自動合成された回路をFPGA (Field Programmable Gate Array)で実装し, 他の数値計算回路との比較を行なう. 種々の関数を用いた実験により, 本アーキテクチャおよびその合成法の有用性を示す. |
| （英） |
This paper presents an architecture and a synthesis method for programmable numerical function generators (NFGs) of trigonometric functions, logarithm functions, square root, reciprocal, etc. Our architecture partitions a given domain of function into non-uniform segments using an LUT (Look-Up Table) cascade, and approximates the given function by a linear polynomail for each segment. Thus, our architecture can implement fast and compact NFGs for a wide range of functions. We have developed a synthesis system for NFGs that converts MATLAB-like specification into HDL code. We show and compare three architectures implemented as a FPGA (Field-Programmable Gate Array). Experimental results show the efficiency of our architecture and synthesis system. |
| キーワード |
（和） |
LUTカスケード / 数値計算回路 / パイプライン処理 / 自動合成 / FPGA / / / |
| （英） |
LUT cascades / numerical function generators / pipeline processing / automatic synthesis / FPGA / / / |
| 文献情報 |
信学技報, vol. 105, no. 288, RECONF2005-41, pp. 1-6, 2005年9月. |
| 資料番号 |
RECONF2005-41 |
| 発行日 |
2005-09-09 (RECONF) |
| ISSN |
Print edition: ISSN 0913-5685 |
| PDFダウンロード |
|
|