| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2005-09-09 14:30 ［招待講演］オンチップ伝送線路配線技術 ○益 一哉・岡田健一・伊藤浩之（東工大） エレソ技報アーカイブへのリンク：  CPM2005-104 ICD2005-114 |
|
| 抄録 | （和） | Si CMOSはスケーリング則を指導原理とした微細化により、高速、低消費電力、高密度化を実現してきた。しかし、回路規模が大きくなるにつれて、長距離配線による遅延が回路全体の性能を律速するようになってきた。配線をRC線路と考えた場合、従来はリピータを適宜挿入して配線遅延を減少させる手法がとられてきた。そもそも線路長が伝送している信号波長に対して無視できなくなると、線路は伝送線路として扱う必要がある。我々のグループではオンチップ上の伝送線路導入の可能性について検討してきた。線路構造、1対1伝送回路の設計と評価を行い、これら結果を用いて180nm、90nm、45nm世代に伝送線路配線を導入したときの性能予測を行った。伝搬遅延時間の観点からは伝送線路が有利であり、消費電力の観点においても世代が進むにつれ伝送線路配線の有利性がでてくることを示した。 |
| （英） | Recent Si CMOS performance becomes to be limited by the long global interconnect characteristics. In this paper, we discuss the performance of transmission line interconnect on Si CMOS chip. Interconnect line structure, design and evaluation of signal transmission of Tx/TR-Line/Rx circuit, and estimation and prediction of signal delay and power consumption of global interconnect in 180nm, 90nm and 45nm technology node are presented. In sub 100nm node, signal delay and power consumption of transmission line interconnect are both superior to those using the conventional RC global interconnect with repeaters. | |
| キーワード | （和） | Si CMOS / 伝送線路配線 / 配線長分布 / / / / / |
| （英） | Si CMOS / Transmission Line Interconnect / Interconnect Length Distribution / / / / / | |
| 文献情報 | 信学技報, vol. 105, no. 266, CPM2005-104, pp. 47-52, 2005年9月. | |
| 資料番号 | CPM2005-104 | |
| 発行日 | 2005-09-02 (CPM, ICD) | |
| ISSN | Print edition: ISSN 0913-5685 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | エレソ技報アーカイブへのリンク：CPM2005-104 ICD2005-114 |
|
| 研究会情報 | |
| 研究会 | ICD CPM |
| 開催期間 | 2005-09-08 - 2005-09-09 |
| 開催地（和） | 機械振興会館 |
| 開催地（英） | Kikai-Shinko-Kaikan Bldg. |
| テーマ（和） | LSIシステムの実装・モジュール化・インタフェース技術、テスト技術 (オーガナイザ： 大塚寛治(明星大学)) |
| テーマ（英） | |
| 講演論文情報の詳細 | |
| 申込み研究会 | CPM |
| 会議コード | 2005-09-ICD-CPM |
| 本文の言語 | 日本語 |
| タイトル（和） | オンチップ伝送線路配線技術 |
| サブタイトル（和） | |
| タイトル（英） | On chip transmission line interconnect |
| サブタイトル（英） | |
| キーワード(1)（和/英） | Si CMOS / Si CMOS |
| キーワード(2)（和/英） | 伝送線路配線 / Transmission Line Interconnect |
| キーワード(3)（和/英） | 配線長分布 / Interconnect Length Distribution |
| キーワード(4)（和/英） | / |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 益 一哉 / Kazuya Masu / マス カズヤ |
| 第1著者 所属（和/英） | 東京工業大学 (略称： 東工大) Tokyo Institute of Technology (略称： Tokyo Institute of Technology) |
| 第2著者 氏名（和/英/ヨミ） | 岡田 健一 / Kenichi Okada / オカダ ケンイチ |
| 第2著者 所属（和/英） | 東京工業大学 (略称： 東工大) Tokyo Institute of Technology (略称： Tokyo Institute of Technology) |
| 第3著者 氏名（和/英/ヨミ） | 伊藤 浩之 / Hiroyuki Ito / イトウ カズユキ |
| 第3著者 所属（和/英） | 東京工業大学 (略称： 東工大) Tokyo Institute of Technology (略称： Tokyo Institute of Technology) |
| 第4著者 氏名（和/英/ヨミ） | / / |
| 第4著者 所属（和/英） | (略称： ) (略称： ) |
| 第5著者 氏名（和/英/ヨミ） | / / |
| 第5著者 所属（和/英） | (略称： ) (略称： ) |
| 第6著者 氏名（和/英/ヨミ） | / / |
| 第6著者 所属（和/英） | (略称： ) (略称： ) |
| 第7著者 氏名（和/英/ヨミ） | / / |
| 第7著者 所属（和/英） | (略称： ) (略称： ) |
| 第8著者 氏名（和/英/ヨミ） | / / |
| 第8著者 所属（和/英） | (略称： ) (略称： ) |
| 第9著者 氏名（和/英/ヨミ） | / / |
| 第9著者 所属（和/英） | (略称： ) (略称： ) |
| 第10著者 氏名（和/英/ヨミ） | / / |
| 第10著者 所属（和/英） | (略称： ) (略称： ) |
| 第11著者 氏名（和/英/ヨミ） | / / |
| 第11著者 所属（和/英） | (略称： ) (略称： ) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2005-09-09 14:30:00 |
| 発表時間 | 50分 |
| 申込先研究会 | CPM |
| 資料番号 | CPM2005-104, ICD2005-114 |
| 巻番号（vol） | vol.105 |
| 号番号（no） | no.266(CPM), no.268(ICD) |
| ページ範囲 | pp.47-52 |
| ページ数 | 6 |
| 発行日 | 2005-09-02 (CPM, ICD) |
[研究会発表申込システムのトップページに戻る]