お知らせ 2023年度・2024年度 学生員 会費割引キャンペーン実施中です
お知らせ 技術研究報告と和文論文誌Cの同時投稿施策(掲載料1割引き)について
お知らせ 電子情報通信学会における研究会開催について
お知らせ NEW 参加費の返金について
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2005-06-28 14:25
TMRロジックに基づくビット並列大小比較CAMの構成と評価
庄子耕平羽生貴弘東北大
抄録 (和) MRAMに用いられるトンネル磁気抵抗効果(TMR)素子が可変抵抗素子と見なせることに着目し, これをトランジスタと直並列接続することで, 記憶機能と論理機能をコンパクトに一体化させる新しい不揮発性ロジックインメモリ回路, すなわちTMRロジック回路が構成できることを示す. さらにTMRロジックの応用例として, データベースやルーターなど様々な分野で用いられている連想メモリ(CAM)を構成する. CAMは各記憶素子に論理演算回路が付加した構造であり, TMRロジックが有効に活用でき, 同等機能のCMOS実現と比較して高性能化・コンパクト化が達成できることを述べる. 
(英) The paper presents a new circuit style called ``TMR logic" combining TMR(tunneling magnetoresistive) devices with connected MOS pass-transistor network, which results merging storage function into logic circuit plane with a small area. Since the TMR device can be regarded as a variable resistor with non-volatile storage capability, the logic function can be realized by series and parallel connection of the TMR devices and transistors. As a typical example, a content-addressable memory(CAM) where magnitude-compare in a bit-parallel fashion simply implemented based on TMR logic and its performance improvement is also demonstrated.
キーワード (和) MRAM / TMR素子 / MR比 / 不揮発性ロジック / wired論理 / 連想メモリ / /  
(英) MRAM / TMR / MR ratio / nonvolatile logic / wired logic / content-addressable memory / /  
文献情報 信学技報, vol. 105, no. 150, SIP2005-48, pp. 55-59, 2005年6月.
資料番号 SIP2005-48 
発行日 2005-06-21 (CAS, VLD, SIP) 
ISSN Print edition: ISSN 0913-5685
PDFダウンロード

研究会情報
研究会 CAS SIP VLD  
開催期間 2005-06-27 - 2005-06-28 
開催地(和) 東北大学 
開催地(英) Tohoku University 
テーマ(和) 信号処理、LSI、及び一般 
テーマ(英) Signal Processing, LSI, etc. 
講演論文情報の詳細
申込み研究会 SIP 
会議コード 2005-06-CAS-SIP-VLD 
本文の言語 日本語 
タイトル(和) TMRロジックに基づくビット並列大小比較CAMの構成と評価 
サブタイトル(和)  
タイトル(英) Design and Evaluation of a Bit-Parallel Magnitude-Comparison CAM Based on TMR Logic 
サブタイトル(英)  
キーワード(1)(和/英) MRAM / MRAM  
キーワード(2)(和/英) TMR素子 / TMR  
キーワード(3)(和/英) MR比 / MR ratio  
キーワード(4)(和/英) 不揮発性ロジック / nonvolatile logic  
キーワード(5)(和/英) wired論理 / wired logic  
キーワード(6)(和/英) 連想メモリ / content-addressable memory  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 庄子 耕平 / Kohei Shoji / ショウジ コウヘイ
第1著者 所属(和/英) 東北大学 (略称: 東北大)
Tohoku University (略称: Tohoku Univ.)
第2著者 氏名(和/英/ヨミ) 羽生 貴弘 / Takahiro Hanyu / ハニュウ タカヒロ
第2著者 所属(和/英) 東北大学 (略称: 東北大)
Tohoku University (略称: Tohoku Univ.)
第3著者 氏名(和/英/ヨミ) / /
第3著者 所属(和/英) (略称: )
(略称: )
第4著者 氏名(和/英/ヨミ) / /
第4著者 所属(和/英) (略称: )
(略称: )
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者 第1著者 
発表日時 2005-06-28 14:25:00 
発表時間 25分 
申込先研究会 SIP 
資料番号 CAS2005-24, VLD2005-35, SIP2005-48 
巻番号(vol) vol.105 
号番号(no) no.146(CAS), no.148(VLD), no.150(SIP) 
ページ範囲 pp.55-59 
ページ数
発行日 2005-06-21 (CAS, VLD, SIP) 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会