お知らせ 2023年度・2024年度 学生員 会費割引キャンペーン実施中です
お知らせ 技術研究報告と和文論文誌Cの同時投稿施策(掲載料1割引き)について
お知らせ 電子情報通信学会における研究会開催について
お知らせ NEW 参加費の返金について
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2005-05-12 10:30
階層的メモリ構成を有する動的再構成可能プロセッサのための実行サイクル数最小化手法の提案
谷口一徹上田恭子坂主圭史武内良典今井正治阪大
抄録 (和) 動的再構成可能プロセッサとは, 動作時に回路の構成を瞬時に変更できるプロセッサであり, さまざまな分野への応用が期待されているプロセッサである.
ある処理を動的再構成可能プロセッサで行う場合, まず考慮しなければならないことは, 回路構成単位への処理の分割である.
本稿では, 階層的メモリ構成を有する動的再構成可能プロセッサのための, 実行サイクル数最小の処理の分割手法を提案した.
評価実験より, 階層的メモリ構成を有するさまざまな動的再構成可能プロセッサのアーキテクチャに対し, 最適な処理の切り分けが求められることを確認した.
これにより, アプリケーションに応じたアーキテクチャの評価が可能となる. 
(英) The dynamic reconfigurable processor is a device that can change interconnections between processor elements and processor elements' functions very quickly at run time.
When using a dynamic reconfigurable processor, designers must consider division of processes into some configuration units.
In this paper, we propose an execution cycle minimization algorithm for dynamic reconfigurable processor with hierarchical memory structure.
Experimental results show that the proposed algorithm can detect the optimal solution for the target dynamic reconfigurable architecture with hierarchical memory structure.
With the proposed algorithm, designers can easily evaluate the performance of various architectures for the specific application.
キーワード (和) 動的再構成可能プロセッサ / 階層的メモリ構成 / スケジューリング / / / / /  
(英) Dynamic Reconfigurable Processor / Hierarchical Memory Structure / Scheduling / / / / /  
文献情報 信学技報, vol. 105, no. 42, RECONF2005-3, pp. 13-18, 2005年5月.
資料番号 RECONF2005-3 
発行日 2005-05-05 (RECONF) 
ISSN Print edition: ISSN 0913-5685
PDFダウンロード

研究会情報
研究会 RECONF  
開催期間 2005-05-12 - 2005-05-13 
開催地(和) 京都大学 
開催地(英) Kyoto University 
テーマ(和) リコンフィギャラブルシステム,一般 
テーマ(英) Reconfigurable System, etc 
講演論文情報の詳細
申込み研究会 RECONF 
会議コード 2005-05-RECONF 
本文の言語 日本語 
タイトル(和) 階層的メモリ構成を有する動的再構成可能プロセッサのための実行サイクル数最小化手法の提案 
サブタイトル(和)  
タイトル(英) Execution Cycle Minimization Algorithm for Dynamic Reconfigurable Processors with Hierarchical Memory Structure 
サブタイトル(英)  
キーワード(1)(和/英) 動的再構成可能プロセッサ / Dynamic Reconfigurable Processor  
キーワード(2)(和/英) 階層的メモリ構成 / Hierarchical Memory Structure  
キーワード(3)(和/英) スケジューリング / Scheduling  
キーワード(4)(和/英) /  
キーワード(5)(和/英) /  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 谷口 一徹 / Ittetsu Taniguchi / タニグチ イッテツ
第1著者 所属(和/英) 大阪大学 (略称: 阪大)
Osaka University (略称: Osaka Univ.)
第2著者 氏名(和/英/ヨミ) 上田 恭子 / Kyoko Ueda / ウエダ キョウコ
第2著者 所属(和/英) 大阪大学 (略称: 阪大)
Osaka University (略称: Osaka Univ.)
第3著者 氏名(和/英/ヨミ) 坂主 圭史 / Keishi Sakanushi / サカヌシ ケイシ
第3著者 所属(和/英) 大阪大学 (略称: 阪大)
Osaka University (略称: Osaka Univ.)
第4著者 氏名(和/英/ヨミ) 武内 良典 / Yoshinori Takeuchi / タケウチ ヨシノリ
第4著者 所属(和/英) 大阪大学 (略称: 阪大)
Osaka University (略称: Osaka Univ.)
第5著者 氏名(和/英/ヨミ) 今井 正治 / Masaharu Imai / イマイ マサハル
第5著者 所属(和/英) 大阪大学 (略称: 阪大)
Osaka University (略称: Osaka Univ.)
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者 第1著者 
発表日時 2005-05-12 10:30:00 
発表時間 30分 
申込先研究会 RECONF 
資料番号 RECONF2005-3 
巻番号(vol) vol.105 
号番号(no) no.42 
ページ範囲 pp.13-18 
ページ数
発行日 2005-05-05 (RECONF) 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会