お知らせ 2023年度・2024年度 学生員 会費割引キャンペーン実施中です
お知らせ 技術研究報告と和文論文誌Cの同時投稿施策(掲載料1割引き)について
お知らせ 電子情報通信学会における研究会開催について
お知らせ NEW 参加費の返金について
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2005-05-12 16:45
Small-World Network化配線構造の遅延削減効果についての評価
月足 彌熊本大)・飯田全広熊本大/JST)・末吉敏則熊本大
抄録 (和) 近年,FPGA (Field Programmable Gate Array) 製造プロセスの微細化が急速に進んでいる.しかし,CMOS process 100nm 以下のディープサブミクロンプロセスでは,配線遅延が総遅延の大半を占めるという新たな問題が発生している.この問題を解決するため,我々はFPGA配線構造のSWN (Small-World Network) 化を提案している.これは,従来の配線構造に対してショートカットの役目を果たすランダムなワイヤを少量追加する事で,配線遅延の削減を実現するというものである.本稿では,配線構造モデルのSWN化を行うために開発したツールと,配置配線ツールVPRをSWN化配線構造に対応させたものとを用いて,MCNCベンチマーク回路において提案手法の評価を行った.その結果,最大で約10%クリティカルパス遅延を削減できた. 
(英) The logic density of FPGA has imploved rapidly. However, as for deep sub-micron processes, the wire delay accounts for a large share of entire delay. To resolve it, we have proposed a novel method applying the Small-World Network to FPGA routing structure. It adds a few random wires called Small-World line to regular routing structure. And so, it aims to reduce the wire delay. In this paper, we applied Small-World Network to routing structure with developed tool. Then, we evaluated our method using MCNC Benchmark circuits with modefied VPR corresponding to Small-World Network. As a result, critical path delay can be reduced by an average of 10%.
キーワード (和) FPGA / 配線遅延 / 配線構造 / Small-World Network / / / /  
(英) FPGA / Wire Delay / Routing Architecture / Small-World Network / / / /  
文献情報 信学技報, vol. 105, no. 42, RECONF2005-12, pp. 67-72, 2005年5月.
資料番号 RECONF2005-12 
発行日 2005-05-05 (RECONF) 
ISSN Print edition: ISSN 0913-5685
PDFダウンロード

研究会情報
研究会 RECONF  
開催期間 2005-05-12 - 2005-05-13 
開催地(和) 京都大学 
開催地(英) Kyoto University 
テーマ(和) リコンフィギャラブルシステム,一般 
テーマ(英) Reconfigurable System, etc 
講演論文情報の詳細
申込み研究会 RECONF 
会議コード 2005-05-RECONF 
本文の言語 日本語 
タイトル(和) Small-World Network化配線構造の遅延削減効果についての評価 
サブタイトル(和)  
タイトル(英) Reducing the Delay by Using the Small-World Network Structure 
サブタイトル(英)  
キーワード(1)(和/英) FPGA / FPGA  
キーワード(2)(和/英) 配線遅延 / Wire Delay  
キーワード(3)(和/英) 配線構造 / Routing Architecture  
キーワード(4)(和/英) Small-World Network / Small-World Network  
キーワード(5)(和/英) /  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 月足 彌 / Hisashi Tsukiashi / ツキアシ ヒサシ
第1著者 所属(和/英) 熊本大学 (略称: 熊本大)
Kumamoto University (略称: Kumamoto Univ.)
第2著者 氏名(和/英/ヨミ) 飯田 全広 / Masahiro Iida / イイダ マサヒロ
第2著者 所属(和/英) 熊本大学 (略称: 熊本大/JST)
Kumamoto University (略称: Kumamoto Univ.)
第3著者 氏名(和/英/ヨミ) 末吉 敏則 / Toshinori Sueyoshi / スエヨシ トシノリ
第3著者 所属(和/英) 熊本大学 (略称: 熊本大)
Kumamoto University (略称: Kumamoto Univ.)
第4著者 氏名(和/英/ヨミ) / /
第4著者 所属(和/英) (略称: )
(略称: )
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者 第1著者 
発表日時 2005-05-12 16:45:00 
発表時間 30分 
申込先研究会 RECONF 
資料番号 RECONF2005-12 
巻番号(vol) vol.105 
号番号(no) no.42 
ページ範囲 pp.67-72 
ページ数
発行日 2005-05-05 (RECONF) 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会