講演抄録/キーワード |
講演名 |
2005-04-15 10:30
低電圧・高速動作を実現した1.2V単一動作の130nm混載向け1Mbit MRAMコア ○辻 高晴(ルネサステクノロジ)・谷崎弘晃(ルネサスデバイスデザイン)・石川正敏・大谷 順・山口雄一郎・上野修一・大石 司・日高秀人(ルネサステクノロジ) エレソ技報アーカイブへのリンク:ICD2005-13 |
抄録 |
(和) |
MRAM (Magnetic Random Access Memory) は無制限の書き換え/読み出し回数による高信頼性と高速性を持った不揮発性メモリであり、DRAM、SRAM、フラッシュメモリなど全てに対し置き換えが可能なユニバーサルメモリとして期待されている。これらのMRAMの特徴を最大限に生かすために、標準CMOSプロセスを用いて1.2V動作が可能な混載向けの1Mb-MRAMコアの開発を行った。MRAMのメモリアレイにフォールデッドビット線方式とディバイディッドワード線方式を組み合わせ4層Cuプロセスにて小面積なメモリコアを実現した。また、分散配置型書き込み電流回路の採用とセンス回路に相補型の2ステップセンス方式の採用により低消費電力と低電圧での高速動作できるメモリコアを実現した。 |
(英) |
A 1Mbit MRAM with a 0.81um2 1-Transistor 1-Magnetic Tunnel Junction (1T-1MTJ) cell using 0.13um 4LM logic technology has been produced. A folded-bitline sensing and common write word-line scheme with dummy row architecture achieves 100MHz random read cycle with n+ diffusion/Co-saliside read source lines. Employing a distributed gate voltage control scheme, high speed write current switching without write disturb by peak current even at 1.2V power supply is demonstrated. |
キーワード |
(和) |
MRAM / 磁気抵抗メモリ / 不揮発 / 混載 / 低電圧 / / / |
(英) |
MRAM / Magnetoresistive random access memory / nonvolatile / embedded / low voltage / / / |
文献情報 |
信学技報, vol. 105, no. 2, ICD2005-13, pp. 1-6, 2005年4月. |
資料番号 |
ICD2005-13 |
発行日 |
2005-04-08 (ICD) |
ISSN |
Print edition: ISSN 0913-5685 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
エレソ技報アーカイブへのリンク:ICD2005-13 |