| 講演抄録／キーワード |
| 講演名 |
2005-01-26 13:40
ハード/ソフト・コラーニングシステムにおける各種マイクロプロセッサの設計と実装
○中村浩一郎・Hoang Anh Tuan・小柳 滋・山崎勝弘（立命館大） |
| 抄録 |
（和） |
我々はプロセッサアーキテクチャの理解を基に、アセンブリプログラミング、プロセッサ設計、及びFPGAボード上での検証など、ハード・ソフト両面を学習するハード/ソフト・コラーニングシステムを構築している。本稿では、本システムにおけるハード/ソフト協調学習方法を紹介し、コラーニングシステムにおける基本命令セットに基づいて設計したシングルサイクル、マルチサイクル、パイプライン、及びスーパースカラ各方式の教育用マイクロプロセッサのFPGA上での実装と性能評価について述べる。また、拡張命令セットに基づくシングルサイクルプロセッサを設計し、本システム上に実装した。これらの経験を踏まえ、本システム上でプロセッサを開発するために必要となる開発支援環境について検討する。 |
| （英） |
The hardware/software co-learning system helps user to learn both hardware and software such as assembly programming, processor design and verification using FPGA boards by understanding processor architecture. This paper describes how to learn both hardware and software on this system. We have developed single cycle, multi cycle, pipeline and superscalar microprocessors based on a basic instruction set for this system. In addition, a single cycle microprocessor for another instruction set is described. At last we discuss about a support system for developing a processor which aims to efficiently debug both hardware and software. |
| キーワード |
（和） |
ハード/ソフト・コラーニングシステム / マイクロプロセッサ / プロセッサアーキテクチャ / / / / / |
| （英） |
Hardware/Software Co-learning System / Microprocessor / Processor Architecture / / / / / |
| 文献情報 |
信学技報, vol. 104, no. 592, CPSY2004-82, pp. 37-42, 2005年1月. |
| 資料番号 |
CPSY2004-82 |
| 発行日 |
2005-01-19 (VLD, CPSY) |
| ISSN |
Print edition: ISSN 0913-5685 |
| PDFダウンロード |
|