お知らせ 2023年度・2024年度 学生員 会費割引キャンペーン実施中です
お知らせ 技術研究報告と和文論文誌Cの同時投稿施策(掲載料1割引き)について
お知らせ 電子情報通信学会における研究会開催について
お知らせ NEW 参加費の返金について
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2005-01-25 16:50
シーケンスペアに基づく交叉専用アーキテクチャの設計
金光亮輔尾藤彰訓吉川雅弥寺井秀一立命館大
抄録 (和) VLSIレイアウト設計におけるフロアプランニング問題において,シーケンスペアに基づく遺伝的アルゴリズム(GA)を解探索手法に用いたフロアプランニング手法が提案され良好な結果を得ている。しかしGAには多点探索アルゴリズムから来る処理時間の問題が内在する。そのため,GAを実用的なアプリケーションに適用することを考えた場合,専用ハードウェアによるGAが重要になってくる。これまでにGAに基づくフロアプランニングにおいて20MHzの動作周波数を想定すると,ステップ数による試算で約160倍の処理速度の見通しを得ている(ブロック数250、世代数10000)。本研究ではGAをハードウェア化し,遺伝オペレーションの1つである交叉専用のアーキテクチャを提案する。 
(英) The floor planning technique that uses GA based on the sequence pair for the solution search is proposed and it obtains an excellent result. However, the problem at the processing time that comes from the multipoint search algorithm exists inside GA. Therefore, GA with hardware is important when thinking GA is applied to the application. In the comparison with software, the prospect of about 160 times the processing speed is obtained (blocks number 250 and generation number 10000).Then, we made GA with hardware and propose the architecture of crossover that is one of the inheritance operations.
キーワード (和) フロアプランニング / シーケンスペア / GA / 交叉 / / / /  
(英) Floorplanning / Sequence pair / GA / Crossover / / / /  
文献情報 信学技報, vol. 104, pp. 69-74, 2005年1月.
資料番号  
発行日 2005-01-18 (VLD, CPSY) 
ISSN Print edition: ISSN 0913-5685
PDFダウンロード

研究会情報
研究会 CPSY VLD IPSJ-SLDM  
開催期間 2005-01-25 - 2005-01-26 
開催地(和) 慶應義塾大学 日吉キャンパス 
開催地(英)  
テーマ(和) FPGAとその応用および一般 
テーマ(英) FPGA and its Application, etc 
講演論文情報の詳細
申込み研究会 IPSJ-SLDM 
会議コード 2005-01-CPSY-VLD-IPSJ-SLDM 
本文の言語 日本語 
タイトル(和) シーケンスペアに基づく交叉専用アーキテクチャの設計 
サブタイトル(和)  
タイトル(英) Architecture for Crossover based on Sequence Pair 
サブタイトル(英)  
キーワード(1)(和/英) フロアプランニング / Floorplanning  
キーワード(2)(和/英) シーケンスペア / Sequence pair  
キーワード(3)(和/英) GA / GA  
キーワード(4)(和/英) 交叉 / Crossover  
キーワード(5)(和/英) /  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 金光 亮輔 / Ryousuke Kanemitsu / カネミツ リョウスケ
第1著者 所属(和/英) 立命館大学 (略称: 立命館大)
Ritsumeikan University (略称: Ritsumeikan University)
第2著者 氏名(和/英/ヨミ) 尾藤 彰訓 / Akinori Bito / ビトウ アキノリ
第2著者 所属(和/英) 立命館大学 (略称: 立命館大)
Ritsumeikan University (略称: Ritsumeikan University)
第3著者 氏名(和/英/ヨミ) 吉川 雅弥 / Masaya Yoshikawa / ヨシカワ マサヤ
第3著者 所属(和/英) 立命館大学 (略称: 立命館大)
Ritsumeikan University (略称: Ritsumeikan University)
第4著者 氏名(和/英/ヨミ) 寺井 秀一 / Hidekazu Terai / テライ ヒデカズ
第4著者 所属(和/英) 立命館大学 (略称: 立命館大)
Ritsumeikan University (略称: Ritsumeikan University)
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者 第1著者 
発表日時 2005-01-25 16:50:00 
発表時間 30分 
申込先研究会 IPSJ-SLDM 
資料番号 VLD2004-109, CPSY2004-75 
巻番号(vol) vol.104 
号番号(no) no.589(VLD), no.591(CPSY) 
ページ範囲 pp.69-74 
ページ数
発行日 2005-01-18 (VLD, CPSY) 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会