講演抄録/キーワード |
講演名 |
2004-07-20 15:50
素因数分解ハードウェアTWIRLの実現可能性に関する検討報告 (I) ○伊豆哲也・伊藤孝一・小暮 淳・小檜山清之・下山武司・武仲正彦・鳥居直哉・桝井昇一(富士通研)・向田健二(富士通) |
抄録 |
(和) |
TWIRL とは Adi Shamir と Eran Tromer によって 2003 年 8 月に提案された素因数分解専用ハードウェアデザインの名称で,数体篩法における篩ステップを実現している.彼らの試算では,1024-bit 合成数を素因数分解する(のに必要な篩ステップを処理する)のに,1000 万ドル(約10億円)の費用と約 1 年の計算時間が必要であるとされている.筆者らは TWIRL の動作仕様の詳細調査と基本回路設計を行い,提案者の主張するハードウェアデザインと回路規模の見積もりを行ったので,
その検証結果の概要を報告する.詳細に関しては,稿を改めて報告する予定である. |
(英) |
This document reports an overview of our evaluation results of the dedicated factoring device TWIRL by reviewing the circuit design assuming the current state-of-the-art-tecnologies. |
キーワード |
(和) |
素因数分解ハードウェア / TWIRL / 評価 / CRYPTREC / / / / |
(英) |
Dedicated hardware for integer factorization / TWIRL / evaluation / CRYPTREC / / / / |
文献情報 |
信学技報, vol. 104, no. 199, ISEC2004-23, pp. 61-68, 2004年7月. |
資料番号 |
ISEC2004-23 |
発行日 |
2004-07-13 (ISEC) |
ISSN |
Print edition: ISSN 0913-5685 |
PDFダウンロード |
|