Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380
[TOP] | [2012] | [2013] | [2014] | [2015] | [2016] | [2017] | [2018] | [Japanese] / [English]
RECONF2015-1
［特別講演］牧本ウエーブから見た半導体技術革新とそのインパクト
○牧本次生（半導体産業人協会）
pp. 1 - 6
RECONF2015-2
低電力アクセラレータCMA-SOTB-2の実装と評価
○増山滉一朗・藤田 悠・奥原 颯・天野英晴（慶大）
pp. 7 - 12
RECONF2015-3
SOTB技術で試作した三つ目のFlex Power FPGAチップの評価
○日置雅和・小笠原泰弘・小池汎平（産総研）
pp. 13 - 16
RECONF2015-4
高速シリアル通信機構をもつ3次元FPGAの面積最適化
○竹内悠登・趙 謙・尼崎太樹・飯田全広・久我守弘・末吉敏則（熊本大）
pp. 17 - 22
RECONF2015-5
大腸内視鏡診断支援のための複数サイズの階層的検出ウィンドウを用いたタイプ識別ハードウェア
○岡本拓巳・小出哲士・清水達也・杉 幸樹・Anh-Tuan Hoang・佐藤 光・玉木 徹・Bisser Raytchev・金田和文（広島大）・吉田成人・三重野 寛（広島鉄道病院）・田中信治（広島大）
pp. 23 - 28
RECONF2015-6
Bag-of-Featuresに基づくVisual Word特徴量変換ハードウェアに関する考察
○杉 幸樹・小出哲士・清水達也・岡本拓巳・Anh-Tuan Hoang・佐藤 光・玉木 徹・Bisser Raytchev・金田和文（広島大）・吉田成人・三重野 寛（JR西日本広島鉄道病院）・田中信治（広島大）
pp. 29 - 34
RECONF2015-7
FPGAを用いた2次元画像の高速凸包計算
○監物香保里・金澤健治・森 大和（筑波大）・相部範之（SUSUBOX）・安永守利（筑波大）
pp. 35 - 40
RECONF2015-8
プログラマブルSoCを用いた画像処理ハードウェアのROS準拠コンポーネント化
○山科和史・大川 猛・大津金光・横田隆史（宇都宮大）
pp. 41 - 46
RECONF2015-9
FPGAを用いた衝撃波管問題に適した1次元アレイプロセッサの検討
○廣藤圭祐・奥田 涼・谷川一哉・弘中哲夫（広島市大）
pp. 47 - 52
RECONF2015-10
FPGAによる制御演算の実現と機能安全
○森本賢一（長崎大）・野辺雅典（MHPS）・田中雅晴（三菱重工）・柴田裕一郎・白倉雄大・丸田英徳・黒川不二雄（長崎大）
pp. 53 - 57
RECONF2015-11
FPGAにおける異種冗長演算設計の一考察
○白倉雄大・森本賢一（長崎大）・野辺雅典（MHPS）・田中雅晴（三菱重工）・柴田裕一郎・丸田英徳・黒川不二雄（長崎大）
pp. 59 - 63
RECONF2015-12
FPGAを用いた世界最速のソーティングハードウェアの実現に向けた試み
○小林諒平・吉瀬謙二（東工大）
pp. 65 - 70
RECONF2015-13
［招待講演］集積回路の信頼性
○小林和淑（京都工繊大）
p. 71
RECONF2015-14
プログラマブルSoCのためのシステム設計環境におけるSW/HWインタフェース生成手法
○谷 祐輔・畑山拓也・高瀬英希・高木一義・高木直史（京大）
pp. 73 - 78
RECONF2015-15
A Near-memory Processing Architecture on FPGAs for Data Movement Intensive Applications
○Vu Hoang Gia・Tran Thi Hong・Shinya Takamaeda・Yasuhiko Nakashima（NAIST）
pp. 79 - 84
RECONF2015-16
トーラス型ネットワークを用いた並列プロセッサの実装と応用
○村上雄樹・中里直人・S. Sedukhin（会津大）
pp. 85 - 90
RECONF2015-17
Nested RNSを用いた深層畳込みニューラルネットワークに関して
○中原啓貴（愛媛大）・笹尾 勤（明大）
pp. 91 - 96
RECONF2015-18
PUFデバイスの高速検証環境の開発
○片下敏宏・恩田泰則・堀 洋平（産総研）
pp. 97 - 102
RECONF2015-19
PUFとFuzzy Extractorを用いた暗号鍵生成回路のSASEBO-G3への実装
○堀 洋平・片下敏宏（産総研）
pp. 103 - 108
RECONF2015-20
2015 FPGA Traxコンテストの開催について
○長名保範（琉球大）・泉 知論（立命館大）・三好健文（イーツリーズ・ジャパン）・中原啓貴（愛媛大）
pp. 109 - 112
RECONF2015-21
STmicro28nmプロセスを用いた動的再構成可能プロセッサMuCCRA-4の実チップ評価
○天野英晴・片桐 徹（慶大）
pp. 113 - 118
RECONF2015-22
SOTBトランジスタを用いた4つ目のFlex Power FPGAチップを搭載した評価ボードAISTinoについて
○小池汎平・日置雅和・小笠原泰弘（産総研）・石垣隼人・堤 利幸（明大）・中川 格・関川敏弘（産総研）
pp. 119 - 124
RECONF2015-23
汎用スイッチ構造を持つタイル型PLAセルの提案
○南里昌志・村上広祐・室岡大二郎・平田拓哉・董 青・中武繁寿（北九州市大）
pp. 125 - 130
RECONF2015-24
光再構成型ゲートアレイの高速スクラビング
○藤森卓巳・渡邊 実（静岡大）
pp. 131 - 134
RECONF2015-25
クロスバスイッチを搭載したMLUTで構成した再構成型デバイスMPLDの検討
○徳佐田直弥・弘中哲夫・谷川一哉（広島市大）・石黒 隆（太陽誘電）
pp. 135 - 140
RECONF2015-26
An Online Task Placement Algorithm Based on MER Enumeration for Partially Reconfigurable Device
○Tieyuan Pan・Zhu Li・Lian Zeng・Takahiro Watanabe（Waseda Univ.）・Yasuhiro Takashima（Univ. of Kitakyushu）
pp. 141 - 146
RECONF2015-27
少構成メモリ論理セルSLM向けテクノロジマッピング手法の検討
○荒木 亮・飯田全広・尼崎太樹・久我守弘・末吉敏則（熊本大）
pp. 147 - 152
RECONF2015-28
再実装不要な実機デバッグ向けデータ駆動型ブレークポイント
○田宮 豊・富田憲範・一場利幸・河村 薫（富士通研）
pp. 153 - 158
RECONF2015-29
階層的モジュール設計を可能とするストリーム計算コア高位合成コンパイラ
○佐野健太郎・伊藤 涼・菅原啓介・山本 悟（東北大）
pp. 159 - 164
RECONF2015-30
AHCIを用いたPCとFPGA間の汎用インターフェースの実装と評価
○三好健文・船田悟史（イーツリーズ・ジャパン）
pp. 165 - 170
RECONF2015-31
高位記述の利用によるFPGA設計とその考察 ～ モジュールレベルで考えた音楽用シンセサイザ設計 ～
○高 方翔・山口佳樹・児玉祐悦（筑波大）
pp. 171 - 176
注： 本技術報告は査読を経ていない技術報告であり，推敲を加えられていずれかの場に発表されることがあります．