

### ★VLSI 設計技術研究会 (VLD)

専門委員長 澁谷利行 副委員長 松永裕介  
幹事 峯岸孝行・富山宏之 幹事補佐 宮澤武廣・山本 亮

### ★電子部品・材料研究会 (CPM)

専門委員長 高野 泰 副委員長 野毛 悟  
幹事 佐藤知正・小館淳一 幹事補佐 岩田展幸・坂本 尊

### ★集積回路研究会 (ICD)

専門委員長 山村 毅 副委員長 藤島 実  
幹事 渡辺 理 幹事補佐 吉田 毅・高宮 真・土谷 亮・範 公可

### ★コンピュータシステム研究会 (CPSY)

専門委員長 吉永 努 副委員長 安里 彰・中島康彦  
幹事 中野浩嗣・入江英嗣 幹事補佐 井上浩明・大川 猛

### ★ディペンダブルコンピューティング研究会 (DC)

専門委員長 金川信康 副委員長 井上美智子  
幹事 岩田浩司・土屋達弘

### ★リコンフィギャラブルシステム研究会 (RECONF)

専門委員長 弘中哲夫 副委員長 渡邊 実・本村真人  
幹事 山田 裕・山口佳樹 幹事補佐 谷川一哉・三好健文

◎本研究会は VLD/DC (共催) / IPSJ-SLDM (連催) 研究会と CPM/ICD 研究会, CPSY 研究会, RECONF 研究会の併催です。研究会資料は各研究会ごとに発行されます。

日時 11月26日(水) 9:15~17:55  
27日(木) 9:30~17:15  
28日(金) 9:15~16:25

会場 ビーコンプラザ(別府国際コンベンションセンター)(別府市山の手町1-1. JR別府駅から徒歩15分またはバス5分(行先番号③扇山団地行き, または, 行先番号⑧スギノイバレス行き, 170円). <http://www.b-conplaza.jp/>  
TEL [0977] 26-7111 大竹哲史(大分大)

議題 デザインガイア2014—VLSI設計の新しい大地—

26日午前 リコンフィギャラブルシステムアーキテクチャ(9:15~10:30)

RECONF-1. マルチFPGAシステムにおける演算パイプラインの自動設計の実現に向けた研究

○平井裕介・喜屋武克樹・新垣 誠(琉球大)・天野英晴(慶大)・藤田直行(JAXA)・長名保範(琉球大)

RECONF-2. 数値演算における多次元FPGAアレイHPC system-Vocaliseの実装と性能評価

○黎 江・久保泰正・横田 怜・萩島裕一・関根優年(東京農工大)

RECONF-3. SOTB MOSFETを用いたバックゲートバイアスの動的な印加方法の検討

○奥原 颯・天野英晴(慶大)

リコンフィギャラブルシステム応用(10:45~12:00)

RECONF-4. 3次元FPGAアレイ“Vocalise”を用いたhw/sw複合体による移動体システム

○久保泰正・黎 江・横田 怜・萩島裕一・関根優年(東京農工大)

RECONF-5. Vocaliseによる特徴領域を学習する認識システム

○横田 怜・黎 江・久保泰正・関根優年(東京農工大)

RECONF-6. HOG特徴を用いた人検出システムにおける効率的なFPGA資源割り当てに関する一考察

○大石将仁・柴田裕一郎・小栗 清(長崎大)

26日午後 フェロー就任記念講演(13:30~14:30)

7. [フェロー記念講演] プロセッサ設計自動化技術と医療機器への応用 今井正治(阪大)

回路・物理設計(14:45~16:00)

DC-8. TSV故障検出回路の制御部改良及び観測部における面積削減の検討

○宮本陽平・四柳浩之・橋爪正樹(徳島大)

VLD-9. アナログフロアプランにおける階層構造制約を考慮した解析的配置手法 中武繁寿(北九州市大)

VLD-10. RTN を考慮した SRAM 不良確率の高速計算 ○粟野皓光・廣本正之・佐藤高史 (京大)

**設計事例 (16:15~17:55)**

VLD-11. k 近傍法に基づいた高速処理かつ低消費電力汎用パターン認識プロセッサ

○山崎翔悟・赤澤智信・安 豊偉・マタウシュ ハンス ユルゲン (広島大)

VLD-12. 運転者支援のためのリアルタイム道路標識認識システムの FPGA 実装

○山本真晴・Anh-Tuan Hoang・小出哲士 (広島大)

VLD-13. 大腸内視鏡画像診断支援のための高速な Visual Word 特徴量変換アーキテクチャ

○杉 幸樹・小出哲士・Anh-Tuan Hoang・岡本拓巳・清水達也・玉木 徹・Bisser Raytchev・金田和文・小南陽子・吉田成人・田中信治 (広島大)

VLD-14. 大腸内視鏡診断支援のための Support Vector Machine を用いたタイプ識別ハードウェアの設計

○岡本拓巳・小出哲士・Anh-Tuan Hoang・杉 幸樹・清水達也・玉木 徹・Bisser Raytchev・金田和文・小南陽子・吉田成人・田中信治 (広島大)

**26 日午前 タイミング設計手法 (9:15~10:30)**

VLD-15. タイミングエラーへの耐性を持つフリップフロップ設計

○鈴木大渡・史 又華・戸川 望 (早大)・宇佐美公良 (芝浦工大)・柳澤政生 (早大)

VLD-16. タイミングエラー予測回路による再構成可能デバイス上でのデータ依存最適化回路設計

○川村一志・阿部晋矢・史 又華・柳澤政生・戸川 望 (早大)

VLD-17. 回路面積を考慮した Suspicious Timing Error Prediction 回路の挿入位置決定手法の改良と評価

○吉田慎之介・史 又華・柳澤政生・戸川 望 (早大)

**組み込みハードウェア (10:45~12:00)**

18. 同一命令セットヘテロジニアスマルチコアに適したリアルタイムシステム向けタスクマイグレーション手法

○岩田 淳・高瀬英希・高木一義・高木直史 (京大)

19. 割込みハンドラのハードウェア化を実現するシステムレベル設計手法

○安藤友樹・本田晋也・高田広章・枝廣正人 (名大)

20. システムレベル設計における制御システム向けプロファイル機構

○繆 同徳・安藤友樹・本田晋也・高田広章・枝廣正人 (名大)

**26 日午後 並列化アルゴリズム (14:45~16:00)**

CPSY-21. ストリームデータ処理の低レイテンシ化のためのヒープデータ操作のパイプライン化方式の開発と評価

○藤川義文・本村哲朗・松村忠幸 (日立)

CPSY-22. Triangle Counting のための大規模グラフ分割手法

○平野竜洋・高前田伸也・姚 駿・中島康彦 (奈良先端大)

CPSY-23. 最短経路探索の並列化と各種プラットフォームによる性能比較

○紅林修斗・高前田伸也・姚 駿・中島康彦 (奈良先端大)

**演算器・設計手法 (16:15~17:30)**

CPSY-24. 2つの浮動小数点倍精度加算器を用いた仮数部 104 ビット拡張倍精度加算器

○矢高裕之・高木直史・高木一義 (京大)

CPSY-25. 2つの浮動小数点積和演算器を用いた複素数乗算器 ○高田雄平・高木直史・高木一義 (京大)

CPSY-26. Electronic Multinary Computing—Exemplified by 2-byte Arithmetic Addition of Base-10 Data—  
Jaime Arago (LMC RD)

**26 日午前 回路設計手法 (10:45~12:00)**

VLD-27. タイミング制約を含んだ回路記述方式とその意味論 ○西村俊二・尼崎太樹・末吉敏則 (熊本大)

VLD-28. 一般同期方式における低電力化と高速化を実現するためのテクノロジーマッピング手法

○川口純樹・小平行秀 (会津大)

VLD-29. 65 nm 薄膜 BOX-SOI とバルクプロセスにおける SET パルス幅の電圧依存性の評価

○曾根崎詠二・古田 潤・小林和淑 (京都工繊大)

**26 日午後 タイミング設計手法 (14:45~16:00)**

VLD-30. FPGA の配線遅延特性を利用したフロアプラン指向高位合成手法

○藤原晃一・柳澤政生・戸川 望 (早大)

VLD-31. HDR アーキテクチャを対象とした製造ばらつき耐性と低レイテンシを両立可能なマルチシナリオ高位合成手法 ○井川昂輝・阿部晋矢・柳澤政生・戸川 望 (早大)

VLD-32. 集合対間配線における総配線長及び配線長差の削減手法 ○中谷勇太・高橋篤司 (東工大)

**ディペンダブル (16:15~17:55)**

VLD-33. DTMOS を用いたサブスレッショルド回路の高速化設計

○福留祐治・史 又華・戸川 望 (早大)・宇佐美公良 (芝浦工大)・柳澤政生 (早大)

VLD-34. エラートレラントアプリケーションのための論理合成におけるドントケア拡大について

○稲岡智哉・市原英行・岩垣 剛・井上智生 (広島市大)

VLD-35. 耐ソフトエラーデータパス回路の最適設計のためのチェック変数選択

○呉 政訓・金子峰雄 (北陸先端大)

VLD-36. ハードウェアトロイに含まれるネットに着目したハードウェアトロイ検出手法

○大屋 優・史 又華・柳澤政生・戸川 望 (早大)

27 日午前 ポスターセッション (9:30~11:30)

1. ポスターセッション

27 日午後 基調講演(1) (13:30~14:30)

共通-2. [招待講演] 体内埋め込み型医療機器の MR 安全性の現状と展望

○黒田 輝 (東海大)・小林章浩 (バイオビュー)

基調講演(2) (14:45~15:45)

共通-3. [招待講演] モバイルディスプレイ技術の最新動向と今後の展開 仲島義晴 (ジャパンディスプレイ)

設計手法(1) (16:00~17:15)

VLD-4. Timing-Test Scheduling for PDE Tuning Considering Multiple-Path Testability Mineo Kaneko (JAIST)

5. 複数故障モデルに対する多重故障テストパターン生成

○藤田昌宏 (東大)・ミシュチェンコ アラン (カリフォルニア大バークレー校)

VLD-6. インデックス生成器合成のためのベクタ対集合の非明示的列挙手法について 松永裕介 (九大)

セキュリティ (16:00~17:15)

ICD-7. サイドチャンネル情報漏洩対策のための集積回路技術 ○三浦典之・藤本大介・永田 真 (神戸大)

ICD-8. サイドチャンネル攻撃対策 AES に統合された MDR-ROM PUF 回路の設計と評価

○西村隆志・竹内章浩・汐崎 充・藤野 毅 (立命館大)

ICD-9. ダブルゲート型トランジスタを用いた再構成可能論理回路の設計法

○嘉藤淳紀・渡辺重佳・二宮 洋・小林 学・三浦康之 (湘南工科大)

FPGA によるアクセラレータ (16:00~17:15)

RECONF-10. FPGA ベース ASIC エミュレータにおける高速シリアル通信機構の設計と評価

○岡本隆志・久我守弘・尼崎太樹・飯田全広・末吉敏則 (熊本大)

RECONF-11. hw/sw 複合体を用いた音声認識システム

○荻島裕一・黎 江・久保泰正・横田 怜・関根優年 (東京農工大)

RECONF-12. 最適なワードサイズを持つアクセラレータによる有限体演算の高速化

○岩崎亜衣子・柴田裕一郎・小栗 清・原澤隆一 (長崎大)

28 日午前 ネットワークアーキテクチャ (9:15~10:55)

CPSY-1. Castle of Chips のための三次元積層法の提案 ○中原 浩・天野英晴・松谷宏紀 (慶大)・鯉渕道紘 (NII)

CPSY-2. トランスペアレントラッチを用いた NoC 向け分散ルータアーキテクチャ

○安戸僚汰・松谷宏紀 (慶大)・鯉渕道紘 (NII)・天野英晴・中村維男 (慶大)

CPSY-3. メモリネットワークベースアクセラレータの試作と評価

○清水 怜・田ノ元正和・高前田 (山崎) 伸也・姚 駿・中島康彦 (奈良先端大)

CPSY-4. メモリネットワークベースアクセラレータを用いた畳み込みニューラルネットワーク処理

○田ノ元正和・高前田 (山崎) 伸也・姚 駿・中島康彦 (奈良先端大)

フェロー就任記念講演 (11:10~12:10)

CPSY-5. [フェロー記念講演] やわらかいハードウェア研究を顧みてーリコンフィギャラブルシステムと FPGAー末吉敏則 (熊本大)

28 日午後 インターコネクト技術(1) (13:30~14:30)

共通-6. [招待講演] 高速インターコネクト技術動向 (仮) 坂井靖文 (富士通研)

インターコネクト技術(2) (14:45~16:25)

ICD-7. [招待講演] 装置内光インターコネクト向け 25 Gb/s CMOS 光トランシーバの開発

○竹本享史・山下寛樹・松岡康信 (日立)

ICD-8. [招待講演] 30 Gbps 光 LSI の量産試験向けテスト手法の提案 ○渡邊大輔 (AT)・増田 伸 (ATL)

28 日午前 テスト設計手法 (9:15~10:55)

DC-9. クリティカルエリアに基づくブリッジ故障テスト生成及び評価に関する一考察

○新井雅之 (日大)・中山裕太・岩崎一彦 (首都大東京)

DC-10. キャプチャセーフテストベクトルを利用した低消費電力テスト生成法

○平井淳士・細川利典・山内ゆかり・新井雅之 (日大)

DC-11. キャプチャ消費電力削減のためのテストポイント挿入法

○高橋慶安・山崎紘史・細川利典（日大）・吉村正義（京都産大）

DC-12. キャプチャ消費電力削減のためのマルチサイクルキャプチャテスト生成法

○山崎紘史・西間木 淳・細川利典（日大）・吉村正義（京都産大）

28 日午後 高位合成（14：45～16：25）

VLD-13. マルチプレクサ数を最小化するフィールドデータ抽出器の構成手法

○伊東光希・川村一志・柳澤政生・戸川 望（早大）・田宮 豊（富士通研）

VLD-14. HDR-mcv を対象とした複数クロックドメイン及び複数電源電圧による低電力化高位合成手法

○阿部晋矢・史 又華（早大）・宇佐美公良（芝浦工大／早大）・柳澤政生・戸川 望（早大）

VLD-15. 遅延ばらつき許容量を最適化する RDR アーキテクチャ向け高位合成手法

○萩尾勇太・柳澤政生・戸川 望（早大）

VLD-16. 演算の移動度を利用した東データ方式による非同期式回路の電力最適化手法の検討

○保坂隼也・齋藤 寛（会津大）

28 日午前 設計手法（2）（9：15～10：55）

VLD-17. 不揮発メモリを対象とした最大ハミング距離と最小ハミング距離を制約した符号による書き込み手法のエネルギー評価 ○古城辰朗・多和田雅師・柳澤政生・戸川 望（早大）

VLD-18. 不揮発メモリの書き込み削減手法の回路構成 ○多和田雅師・木村晋二・柳澤政夫・戸川 望（早大）

VLD-19. ゲートレベルパイプライン型自己同期回路最適化の検討 ○伊東 敦・池田 誠（東大）

VLD-20. メモリをベースにしたマイコン周辺回路用フィールドプログラマブルデバイスの LSI 実装

○川村嘉郁・岡田尚也・松田吉雄（金沢大）・松村哲哉（日大）・牧野博之（阪工大）・有本和民（岡山県立大）

28 日午後 フォールトトレラント（14：45～16：25）

DC-21. FPGA におけるオンチップ遅延測定について ○安部賢太郎・三宅庸資・梶原誠司・佐藤康夫（九工大）

DC-22. クラスタ分析を用いた教師あり学習による LSI のバーイン不良予測の一手法

○鉄川彰吾・宮本誠也・大竹哲史（大分大）・中村芳行（ルネサス）

DC-23. 多数決スイッチ回路による n-フォールトトレラントシステムの諸考察 岩井仁司

DC-24. 時間的三重化によるソフトウェア耐性向上の解析的評価 ○土井龍太郎・橋本昌宜・尾上孝雄（阪大）

☆VLD 研究会

#### 【問合先】

峯岸孝行（三菱電機）

TEL [0467] 41-2944 E-mail: minegishi.noriyuki@aj.mitsubishielectric.co.jp

◎VLD 研究会ホームページも御覧下さい。 <http://www.ieice.org/~vld/>

☆CPM 研究会今後の予定 [ ] 内発表申込締切日

11 月 27 日（木）、28 日（金） 阪大吹田キャンパス理工学図書館〔締切済〕 テーマ：窒化物半導体光・電子デバイス、材料、関連技術、及び一般

☆ICD 研究会今後の予定 [ ] 内発表申込締切日

12 月 1 日（月）、2 日（火） 機械振興会館〔締切済〕 テーマ：学生・若手研究会

#### 【問合先】

吉田 毅（広島大）

TEL [082] 424-7643 E-mail: tyoshida@dsl.hiroshima-u.ac.jp

☆CPSY 研究会今後の予定 [ ] 内発表申込締切日

12 月 1 日（月）、2 日（火） 機械振興会館〔締切済〕 テーマ：学生・若手研究会

#### 【問合先】

安里 彰（富士通）

TEL [044] 754-3233, FAX [044] 754-3214

E-mail: asato@jp.fujitsu.com

☆DC 研究会今後の予定 [ ] 内発表申込締切日

12 月 19 日（金） 高岡テクノドーム〔締切済〕 テーマ：安全性、一般

#### 【問合先】

土屋達弘（阪大大学院情報科学研究科） E-mail: t-tutiya@ist.osaka-u.ac.jp

◎最新情報は、DC 研究会ホームページを御覧下さい。 <http://www.ieice.org/iss/dc/jpn/index.html>

☆RECONF 研究会

#### 【問合先】

渡邊誠也（岡山大大学院自然科学研究科）

TEL & FAX [086] 251-8251

E-mail: nobuya@cs.okayama-u.ac.jp