Backward-Data-Direction Clocking and Relevant Optimal Register Assignment in Datapath Synthesis |
|
井上 恵介 ・ 金子 峰雄 ・ 岩垣 剛 |
|
|
筆者らは，本論文の先行研究である「Novel register sharing in datapaths for structural robustness against delay variation (本学会論文誌Vol.E91-A, No.4, 2008)」にて，全く新しい遅延ばらつき考慮高位合成の概念を提唱している．これは，変動しない回路構造(データ毎の信号経路)や動作タイミングの前後関係等にて可能となる遅延ばらつきへの耐性保証と，変動する回路パラメータに依存するタイミング設計最適化を区別しようとする提案であり，前者を特に『構造的遅延変動耐性』と名付けている．受賞対象である本論文は，この構造的遅延変動耐性として，レジスタへのクロック信号到着時刻に順序関係(構造に起因して決まり，遅延ばらつきの影響を受けない)を導入することによって達成される変動耐性と，そのための回路合成について論じている．ここで注目しているBackward Data Direction Clocking (BDD)はレジスタ間に信号の流れと逆向きのクロック信号の流れ(信号到着の順序関係)を規定するものである．演算毎のBDDによるタイミング保証の必要性は演算スケジュールとデータのレジスタへの割当てに依存して決まり，それと同時に信号の流れの向きもまたデータのレジスタへの割り当てにて決まる．こうしたBDDを想定した新しい高位合成問題をデータのレジスタへの割当てとレジスタ間の順序付けを同時決定する組合せ問題として定式化すると共に，合成対象を非巡回型のアプリケーションに限定しても，その資源数最小化問題がＮＰ困難のクラスに属することを示し，整数計画法に基づく解法を提案している．
以上のように，本論文は集積回路における遅延ばらつきの問題に対する高位合成からの全く新しい視点と構成法与えたものであり，高く評価できる．
