論文賞　推薦の辞
Low Pass Filter-Less Pulse Width Controlled PLL Using Time to Soft Thermometer Code Converter
名倉　徹　・　浅田邦博
（英文論文誌C　平成24年2月号掲載）
名倉　徹 浅田邦博        
　位相ロックループ（PLL）は，内部の動作クロックを生成する回路ブロックであり，ほとんど全てのLSIに搭載される基本回路である．PLLの特性として低ジッタが求められるが，従来のPLLにおいては低ジッタを実現するには大きな低域フィルタ面積が必要となってしまい，面積単価の高騰している微細プロセスにおいての障害となっている．一方，CMOSプロセスの微細化が進むにつれ，電源電圧の低電圧化とトランジスタ速度の向上が同時に進行している．アナログ回路設計の観点からは，電源電圧の低電圧化は電圧領域での精度劣化につながり，それに対して，高速トランジスタは時間領域での精度向上につながる．すなわち，アナログ回路設計において「ディジタル信号エッジの時間精度の方がアナログ信号の電圧精度よりも高くなる」というパラダイムシフトが起こっている．
　本論文では，従来の電圧制御形の発振回路ではなく，時間方向のパルス幅制御形の発振回路を用いることで，パラダイムシフトに適応した小面積・低ジッタなPLLを実現している．本PLLでのパルス幅制御発振回路の内部では，パルス幅を電圧領域へのディジタル信号に変換している．従来，アナログ量をディジタル化する際には必ず量子化雑音が発生するが，本回路方式では，通常のサーモメータコードによるディジタル化ではなく，0/1境界に1bitだけ電圧領域のアナログ信号を用いるソフトサーモメータコードと呼ぶ方式を考案することで，ディジタル化に伴う量子化雑音を抑えて低ジッタを実現している．また，本方式を用いることによって発振回路の電圧領域での微調整が必要なくなるため，大きな面積を占有していた低域フィルタを用いる必要がなくなり，小面積でのPLLを実現している．
　本論文は，プロセス微細化によるパラダイムシフトを適切に捉えることで高性能・小面積を実現しており，微細化プロセスにおけるアナログ回路設計に一つの指針を与えるものである．

CLOSE